半导体行业深度分析：先进封装价值增厚.pdf

1 / 35 请务必阅读正文之后的免责条款部分 2021 年 03 月 03 日 行业 研究 证券研究报告 半导体 行业深度分析 先进封装，价值增厚 投资要点 封测外包是全球半导体分工的产物 ： 1968 年，美国公司安靠的成立标志着封装 测试业从 IDM 模式中独立出来 。 1987 年台积电的成立更进一步推动了半导体的 分工合作模式 ，台积电的成功带动了本地封测需求，中国 台湾 因此成为全球封测 重地。全球前十大外包封测厂中有 6 家来自中国 台湾 ，包括全球封测龙头日月 光。根据 Yole 的数据 ， 2019 年全球封装市场规模达 680 亿美元 （包括外包和 IDM），预计到 2025 年达到 850 亿美元 ， 年均复合增速为 4%。 先进封装是后摩尔时代的必然选择 ： 随着晶圆代工制程不断缩小，摩尔定律逼 近极限，先进封装是后摩尔时代的必然选择，包括倒装、晶圆级封装、扇出型封 装、 3D 封装 、 系统级封装等 。我们认为先进封装将会重新定义封装在半导体产 业链中的地位，封装环节对芯片性能的影响将会提高。根据 Yole 的数据 ， 2019 年全球先进封装市场规模为 290 亿美元 ， 预计到 2025 年达到 420 亿美元 ， 年 均复合增速约 6.6%， 高于 整体封装市场 4%的增速和传统封装市场 1.9%的增速。 晶圆代工企业入局先进封装领域 ： 由于先进封装在半导体产业中的地位在提高 以及晶圆代工制程的物理极限临近，晶圆代工厂开始布局先进封装技术，以保证 未来的竞争地位。 台积电于 2008 年底成立集成互连与封装技术整合部门， 重点 发展 扇出型封装 InFO、 2.5D 封装 CoWoS 和 3D 封装 SoIC。至今，在先进封 装领域，台积电的领先地位突出， 2019 年台积电封装收入在外包封测企业中排 名第 4，约 30 亿美元 。中芯国际也于 2014 年与长电科技成立中芯长电 ， 提供 中段硅片制造和封测服务 ， 2019 年先进封装相关业务实现收入 4.76 亿元 ， 占比 2.2%。 先进封装对凸块 制造、再布线等中段硅片级工艺需求增加，而且技术难 度也不断提高，晶圆代工企业在该领域积累深厚，相比传统封测厂具有一定优势。 但传统封测厂商在技术完备性方面具有优势，因此两者的合作有望更加紧密。 我国封测环节具有竞争力 ，本地需求带动长期增长 ： 封 测是我国半导体产业链 中国产化水平较高的环节，全球前十大外包封测企业 中，我国占了三席，分别是 第三的长电科技、第六的通富微电和第七的天水华天。在行业景气度上行和加大 内部整合的情况下，我国四大封测企业均在 2019 年下半年迎来了业绩拐点。 从 长期来看，国内半导体产业正处于快速发展期，芯片设计公司和晶圆代工厂的增 加将带动本地封测需求，在产能吃紧的情况下，国内四大封测厂商均于近期发布 了定增扩产计划，规模有望进一步扩大。另一方面，先进封装为半导体产业创造 更多的价值，封测企业的话语权和产业地位提高， 进而增厚盈利。 投资建议：目前半导体行业景气度高，封测产能供不应求，先进封装更是后摩尔 时代的必然选择，我们给予行业“领先大市 -B”的评级，主要推荐标的为长电科 技（ 600584.SH）、通富微电（ 002156.SZ），建议关注华天科技（ 002185.SZ）、 晶方科技（ 603005.SH）等。 投资评级 领先大市 -B 维持 首选股票 评级 600584 长电科技 买入 -B 002156 通富微电 买入 -B 一年 行业 表现 资料来源： Wind， 贝格数据 分析师 胡慧 SAC 执业证书编号： S0910520110002 021-20377068 报告联系人 郑超君 021-20377169 相关报告 半导体：顺天应人，吉无不利 半导体 行业系列报告（三）：晶圆代工篇 2020-06-03 半导体：美国对华为制裁升级，国产半导体 砥砺前行 2020-05-17 半导体：周而复始、砥砺前行 半导体 行业系列报告（二）：存储器篇 2020-03-27 半导体：格物致知、守正待时 半导体行 业系列报告（一）：概述及需求篇 2018-12-12 半导体：福建晋华存储器遭禁及停止合作， 芯片国产化道路任重道远 2018-11-01 -40% -20% 0% 20% 40% 60% 半导体 (申万 ) 沪深 300 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 风险提示： 中美关系紧张 ；下游需求不及预期；先进封装技术研发不及预期；竞 争加剧。 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 内容目录 一、半导体封测行业概述 . 6 （一）处于半导体产业链下游 . 6 （二）封测行业市场规模 . 7 二、封测技术及发展方向 . 7 （一）封测生产流程 . 7 （二）半导体封装类型 . 8 （三）先进封装是后摩尔时代的必然选择 . 10 1、封装技术发展史 . 10 2、封装技术 . 10 （ 1） SIP/DIP . 11 （ 2） SOP/QFP . 11 （ 3） BGA . 12 （ 4） FC . 12 （ 5） WLP . 14 （ 6） FO . 16 （ 7） 3D/2.5D 封装 . 17 （ 8） SiP . 17 3、先进封装市场规模 . 19 三、封测领域竞争格局 . 21 （一）前十大 OSAT 企业 . 21 （二）晶圆厂入局 . 22 1、台积电领先地位凸显 . 22 2、中芯国际携手封测厂入局 . 24 四、封测厂商经营情况 . 24 （一）封测厂商通过外延增强竞争力 . 24 （二）国内四大封测厂商经营数据 . 26 （三）国内四大封测厂定增扩产，长期受益本地需求增加 . 29 五、投资建议 . 30 （一）长电科技 . 32 （二）通富微电 . 32 六、风险提示 . 33 图表目录 图 1：半导体产业链 . 6 图 2：半导体企业两大经营模式 . 7 图 3：全球封装市场规模 . 7 图 4：中国封测行业市场规模 . 7 图 5：封测生产流程 . 8 图 6：半导体封装分类 . 9 图 7：三种芯片互连方法 . 9 图 8：半导体封装技术发展趋势 . 10 图 9： SIP 封装产品 . 11 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 图 10： DIP 封装产品 . 11 图 11： SOP 封装产品 . 11 图 12： QFP 封装产品 . 11 图 13： BGA 封装产品 . 12 图 14： WB BGA 和 FC BGA 示意图 . 12 图 15：倒装芯片示意图 . 13 图 16：倒装芯片工艺流程 . 13 图 17：电镀焊球凸块制造流程 . 13 图 18：晶圆级封装的工艺流程 . 14 图 19：晶圆级封装与传统封装对比 . 14 图 20：扇入型和扇出型晶圆级封装对比 . 15 图 21：扇入型晶圆级封装市场规模 . 15 图 22：扇出型封装工艺 . 16 图 23：扇出型封装市场规模 . 17 图 24： 3D/2.5D 封装 . 17 图 25： SiP 封装 . 18 图 26： SiP 封装大幅减小面积 . 18 图 27： SiP 封装市场规模 . 19 图 28：先进封装市场规模 . 19 图 29：先进封装应用领域分布 . 20 图 30： 2018-2024 年先进封装市场规模预测 . 20 图 31：先进封装晶圆数（折合成 8 寸） . 21 图 32： 2020Q3 前十大 OSAT 厂商相对市占率 . 22 图 33： 2019 年封测厂收入排名 . 23 图 34： CoWoS 和 InFO 示意图 . 23 图 35： CoWoS 和 InFO 对比 . 23 图 36：中芯长电业务范畴 . 24 图 37：封测厂商历年收入规模（亿元） . 26 图 38：封测厂商历年收入增速 . 26 图 39：封测厂商历年毛利率 . 27 图 40：封测厂商历年净利率 . 27 图 41：封测厂商单季度毛利率同比变化 . 27 图 42：封测厂商单季度净利率同比变化 . 27 图 43：封测厂商扣非后 /扣非前净利润（ 2020 年前三季度） . 28 图 44：封测厂商净利润现金含量（ 2020 年前三季度） . 28 图 45： 2019 年前五大客户收入占比 . 28 图 46：中国芯片设计公司数量 . 30 图 47：中国扩大晶圆产能（等效 8 英寸 晶圆） . 30 图 48：封测厂商历史估值 PE(TTM) . 31 图 49：封测厂商历史估值 PB . 31 表 1：全球主要封测厂商 . 22 表 2：封测厂商重要收购事件 . 25 表 3：国内四大封测厂 2019 年经营数据对比 . 26 表 4：封测厂商商誉情况（ 2019 年 12 月 31 日） . 29 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 表 5：国内四大封测厂商的定增扩产计划 . 29 表 6： 2016 年以来的估值情况 . 31 表 7：主要推荐标的的估值一览 . 32 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 一、 半导体 封测 行业概述 半导体 的 生产 过程可 分为晶圆制造 工序（ Wafer Fabrication）、 封装 工序（ Packaging）、测 试工序（ Test）等几个步骤。其中晶圆 制造 工序为前道（ Front End）工序，而封装 工序、测试 工序为后道（ Back End）工序。 封装是指将生产加工后的晶圆进行切割、焊线塑封，使电路与 外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺 。 测试是指利用专业设备，对 产品进行功能和性能测试 ，测试主要分为中测和终测两种。 （一） 处于 半导体产业链 下游 半导体 是电子终端产品的关键组成部分，产业链可分为设计、制造、封测三大环节。 半导体 设计人员根据需求完成电路设计和布线，晶圆厂在晶圆上完成这些电路的制造，刻好电路图的晶 圆再送到封测厂进行封装和测试，检测合格的产品便可应用于终端产品中。 图 1：半导体产业链 资料来源： 网络图片， 华金证券研究所 半导体企业的 经营 模式可分为 垂直整合 和 垂直 分工 两大类。 采用垂直整合模式 （ Integrated Device Manufacturer， IDM） 的企业可以独立完成芯片设计、晶圆制造、 封装和测试等生产环节 ， 代表企业包括英特尔、三星等。垂直分工模式为 Fabless设计 +Foundry制造 +OSAT封测 。 Fabless 芯片设计公司采用无晶圆厂模式 ， 只负责研发设计和销售 ， 将晶圆制造 、 封装 、 测试外包出去 ， 代表企业包括高通 、 英伟达等 ； Foundry 晶圆代工厂仅负责晶圆制造 ， 代表企业包括台积电 、 中 芯国际等 ； OSAT（ Outsourced Semiconductor Assembly and Testing）为外包封测企业，仅负 责封装测试环节，代表企业包括日月光 、安靠 、长电科技等。 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 图 2：半导体企业两大经营模式 资料来源：华金证券研究所 （ 二 ） 封测 行业 市场规模 根 据 Yole 的数据 ，全球封测 行业 市场 规模 保持平稳增长， 预计从 2019 年的 680 亿美元增 长到 2025 年的 850 亿美元 ， 年均复合增速约 4%。 根据中国半导体行业协会的数据，中国封测 行业市场规模从 2011 年的 976 亿元增长到了 2019 年的 2350 亿元 ， 年均复合增速约 11.6%， 显著高于全球增速 。 图 3： 全球封装 市场规模 图 4： 中国封测行业市场规模 资料来源： Yole， 华金证券研究所 资料来源： CSIA， 华金证券研究所 二 、 封测技术 及发展方向 （一） 封测生产流程 680 850 0 200 400 600 800 1,000 全球封装市场规模（亿美元） 0% 10% 20% 30% 40% 50% 60% 0 500 1,000 1,500 2,000 2,500 中国封测市场规模（亿元） YOY 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 晶圆代工厂制造完成的晶圆在出厂前会经过一道电性测试 ， 称为晶圆可接受度测试 （ Wafer Acceptance Test， WAT） ， WAT 测试通过的晶圆被送去封测厂 。 封测厂首先对晶圆进行中测（ Chip Probe， CP） 。 由于工艺原因 会 引入各种制造缺陷， 导致晶圆 上的裸 Die 中会有一定量的残次品， CP 测试的目的就是在封装前将这些残次品找出来，缩减后续封测的成本 。在完成晶圆制造后， 通过探针与芯片上的焊盘接触，进行芯片功能的测试，同时标记不合格芯片并在切割后进行筛选 。 CP 测试完成后进入封装环节 ， 封装工艺流程 一般可以分为两个部分，用塑料封装之前的工艺步 骤称为前段操作，在成型之后的工艺步骤称 为后段操作。基本工艺流程包括 晶圆减薄、晶圆 切割、 芯片贴装、 固化、 芯片互连 、注塑 成型 、 去飞边毛刺 、 上焊锡、 切筋成型 、打码等 。 因封装技术 不同，工艺流程会有所差异 ，且封装过程中也会进行检测 。封装完成后的产品还需要进行终测 （ Final Test， FT） ， 通过 FT 测试的 产品才能 对外出货 。 图 5：封测生产流程 资料来源： 网络图片， 华金证券研究所 （二）半导体封装类型 根据封装材料的不同 ， 半导体封装可分为塑料封装 、 金属封装 、 陶瓷封装和玻璃封装 。塑料 封装是通过使用特制的模具，在一定的压力和温度条件下，用环氧树脂等模塑料将键合后的半成 品封装保护起来，是目前使用最多的封装形式。 金属封装以金属作为集成电路外壳，可在高温、 低温、高湿、强冲击等恶劣环境下使用，较多用于军事和高可靠民用电子领域。陶瓷封装以陶瓷 为外壳，多用于有高可靠性需求和有空封结构要求的产品，如声表面波器件、带空气桥的 GaAs 器件 、 MEMS 器件等 。 玻璃封装以玻璃为外壳 ， 广泛用于二极管 、 存储器 、 LED、 MEMS 传感 器 、 太阳能电池等产品 。 其中金属封装 、 陶瓷封装和玻璃封装属于气密性封装 ， 能够防止水汽和 其他污染物侵入 ， 是高可靠性封装 ；塑料封装是非气密性封装。 根据封装互连的不同，半导体封装可分为引线键合 （适用于引脚数 3-257） 、 载带自动焊 （适 用于引脚数 12-600）、 倒装焊 （适用于引脚数 6-16000） 和埋入式 。 引线键合是用金属焊线连接 芯片电极和基板或引线框架等。载带自动焊是将芯片上的凸点与载带上的焊点焊接在一起，再对 焊接后的芯片进行密封保护的一种封装技术。 倒装焊是在芯片的电极上预制凸点，再将凸点与基 板或引线框架对应的电极区 相连。埋入式是将芯片嵌入基板内层中。 根据与 PCB 连接方式的不同 ， 半导体封装可分为通孔插装类封装和表面贴装封装 。 通孔插 装器件是 1958 年集成电路发明时最早的封装外形 ， 其外形特点是具有直插式引脚 ， 引脚插入 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 PCB 上的通孔后 ， 使用波峰焊进行焊接 ， 器件和焊接点分别位于 PCB 的两面 。表面贴装器件是 在通孔插装封装的基础上，随着集成电路高密度、 小型化及薄型化的发展需要 而发明出来的，一 般具有“ L”形引脚、“ J”形引脚、焊球或焊盘（凸块），器件贴装在 PCB 表面的焊盘上 ， 再使 用回流焊进行高温焊接 ， 器件与焊接点位于 PCB 的同一面 上 。 图 6：半导体封装分类 资料来源：华金证券研究所 目前，引线键合技术因成本相对低廉，仍是主流的封装互联技术，但它不适合对高密度、高 频有要求的产品。倒装焊接技术适合对高密度、高频及大电流有要求的产品，如电源管理、智能 终端的处理器等。 TAB 封装技术主要应用于大规模 、 多引线的集成电路的封装 。 图 7：三种芯片互连方法 资料来源： 网络图片， 华金证券研究所 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 （三 ） 先进 封装 是 后摩尔时代 的必然选择 1、封装技术发展史 封装技术 的发展需要满足电子产品小型化、轻量化、高性能等需求，因此，封装技术过去和 未来的发展趋势均是高密度、高脚位、薄型化、小型化。 根据 中国半导体封装业的发展，半导体封装技术的发展 历史可大致分为以下五个 阶段 ： 第一阶段 ： 20 世纪 70 年代以前 （ 通孔插装时代 ），封装技术是以 DIP 为代表的针脚插装 ， 特点是插孔安装到 PCB 板 上 。这种技术密度、频率难以提高，无法满足高效自动化生产的要求。 第二阶段 ： 20 世纪 80 年代以后 （ 表面贴装时代 ），用引线替代第一阶段的针脚，并贴装到 PCB 板上 ， 以 SOP 和 QFP 为代表 。 这种技术封装密度有所提高，体积有所减少。 第三阶段 ： 20 世纪 90 年代以后 （面积阵列封装时代），该阶段出现了 BGA、 CSP、 WLP 为代表的先进封装技术 ， 第二阶段的引线被取消 。这种技术在缩减体积的同时提高了系统性能。 第四阶段 ： 20 世纪 末 以后 ， 多芯片组件、 三维封装 、系统级封装 开始出现。 第五阶段 ： 21 世纪以来 ， 主要是系统级单芯片封装 （ SoC）、微机电机械系统封装（ MEMS）。 目前全球半导体封装的主流正处在第三阶段的成熟期和快速发展期 ， 以 CSP、 BGA、 WLP 等主要封装形式进入大规模生产时期 ， 同时向第四 、 第五阶段发展 。 从发展历史 可以 看出，半导 体封装技术的发展趋势 可归纳为 有线 连接 到 无线 连接 ， 芯片级封装 到 晶圆级封装， 二维 封装 到三 维 封装 。 图 8：半导体封装技术发展趋势 资料来源： 拓璞产业研究 院 ， 华金证券研究所 2、 封装技术 根据 技术 先进性 ， 封装技术可分为传统封装技术和先进封装技术两大类 。传统封装技术包括 DIP、 SOP、 QFP、 WB BGA 等 ， 先进封装技术包括 FC、 WLP、 FO、 3D 封装 、系统级封装等。 随着 晶圆代工制程不断缩小，摩尔定律逼近极限，先进封装是 后 摩尔 时代 的必然选择 。 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 （ 1） SIP/DIP 单列直插封装 （ Single Inline Package， SIP）的引脚从封装体的一个侧面引出，排列成一 条直线， SIP 的引脚数量一般为 2-23 个 。 双列直插封装（ Dual Inline Package， DIP） 的外形为长方形，在两侧有两排平行的金属引 脚，称为排针。 DIP 封装的产品 需要插入到具有 DIP 结构的芯片插座上 ，或者 直接插在有相同焊 孔数和几何排列的电路板上 再 进行焊接。 引脚数一般不超过 100， 适合中小规模集成电路封装 。 图 9： SIP 封装产品 图 10： DIP 封装产品 资料来源： 网络 图片 ， 华金证券研究所 资料来源： 网络 图片 ， 华金证券研究所 （ 2） SOP/QFP 小外形 封装（ Small Out-Line Package， SOP） 的 引脚从封装两侧引出 ， 呈海鸥翼状 （ L 字 形）。 方型扁平式封装 （ Quad Flat Package， QFP） 的管脚很细，引脚之间距离很小， 可实现更 多的 I/O 数 ，但仍受限于 0.3mm 的引脚间距极限 。 图 11： SOP 封装 产品 图 12： QFP 封装 产品 资料来源： 网络图片， 华金证券研究所 资料来源： 网络图片 ， 华金证券研究所 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 （ 3） BGA 球栅阵列封装 （ Ball Grid Array Package， BGA） 用焊球代替周边引线， 成阵列分布于封装 基板的底部平面上 ， 是在生产具有数百根引脚的集成电路时，针对封装必须缩小的难题所衍生出 的解决方案。 与上一代的 QFP 相比 ， BGA 在减小体积和重量的情况下 增加了 I/O 数量 ， 但引脚 的 间距可 以做得更大 ， 成品率反而提高了 ； 由于焊球间距明显短于引线 ， BGA 电性能更好 ；焊球的共面 性 也改善 了 散热性 。 根据芯片的位置不同可分为芯片表面向上和向下两种；按焊球 排列 方式可 为球栅阵列均匀分 布、球栅阵列交错分布、球 栅 阵列周边分布 等；按密封方式 可 分为模制密封和浇注密封等； 按基 板 材料可分为塑料球栅阵列 PBGA( Plastic Ball Grid Array)、陶瓷球栅阵列 CBGA（ Ceramic Ball Grid Array） 、 载带球阵列 TBGA（ Tape Ball Grid Array） 等 。 图 13： BGA 封装 产品 图 14： WB BGA 和 FC BGA 示意图 资料来源： 网络图片， 华金证券研究所 资料来源： 拓璞产业研究所 ， 华金证券研究所 （ 4） FC 倒装 （ Flip Chip， FC） 技术 由 IBM 在 20 世纪 60 年代研发出来， 20 世纪 90 年代后期形成 规模化量产 ， 主要应用于高端领域产品 。 随着铜柱凸 块 技术的出现 ， 结合消费电子产品的快速发 展和产品性能 的需求，越来越多的产品转向倒装芯片封装。 所谓“倒装”是相对于传统的金属线键合连接方式（ Wire Bonding， WB）而言的。 传统 WB 工艺 ，芯片 通过金属线键合与基板连接 ， 电气面朝上 ； 倒装芯片 工艺是指在芯片的 I/O 焊盘 上 直接沉积，或通过 RDL 布线后沉积凸块 （ Bump） ，然后将芯片翻转 ，进行 加热 ， 使 熔融的 焊 料与基板或框架 相结合 ，芯片 电气面朝下 。与 WB 相比 ， FC 封装技术的 I/O 数多 ； 互连长度缩 短 ， 电性能得到改善 ； 散热性好， 芯片温度 更低 ；封装尺寸与重量也有所减少。 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 倒装芯片工艺流程中晶圆减薄、芯片倒装和底部填充是 关键工艺 。在倒装芯片的工艺中，晶 圆来料上已经完成了凸块的制作，因此晶圆正面并不平整。由于晶圆没有 凸块的区域是空心结构， 所以研磨过程中，晶圆会产生振动，容易造成晶圆龟裂甚至破片，尤其是超薄晶圆的研磨，目前 一般采用底部填充工艺技术来解决该问题。在芯片倒装工艺中，需要采用高精度坐标对准技术将 芯片上的凸块焊接在高密度线路基板上 ， 在此 过程 中，各方应力相互拉扯，基板容易产生翘曲 现 象 ，这会造成焊接出现偏移、冷焊、桥接短路等质量问题。 底部填充是在芯片、 凸块及基板三种 材料之间填充底部材料，以避免三种材料因膨胀系数不同而产生剪应力破坏 ，底部填充的关键因 素是黏度、温度、流动长度与时间。 图 15： 倒装芯片示意图 图 16： 倒装 芯片工艺流程 资料来源：华金证券研究所 资料来源： 网络图片， 华金证券研究所 凸块工艺 被称为 中道 工序 ， 是先进封装的核心技术之一 ， 通过高精密曝光、离子处理、电镀 等设备和材料，基于定制的光掩模，在晶圆上实现重布线，允许芯片有更高的端口密度，缩短了 信号传输路径，减少了信号延迟，具备了更优良的热传导性及可靠性。 主流的凸块工艺均采用晶 圆级加工，即在整块晶圆表面的所有芯片上加工制作凸块 ，晶圆级凸块工艺包括蒸发方式、印刷 方式和电镀方式三种，目前业界广泛采用的是印刷方式和电镀方式。 晶圆代工厂在凸块工艺方面 具有 一定 优势。 图 17：电镀 焊球 凸块制造流程 资料来源： 网络图片 ， 华金证券研究所 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 （ 5） WLP 晶圆级封装（ Wafer Level Packaging， WLP） 直接在晶 圆上进行大部分或全部的封装测试 程序，之后再进行切割制成单颗芯片 。 采用这种封装技术， 不需要 引线框架 、 基板 等介质 ， 芯片 的封装尺寸减小，批量处理 也 使生产成本大幅下降。 图 18：晶圆级封装的工艺流程 资料来源： 网络图片， 华金证券研究所 图 19：晶圆级封装与传统封装对比 资料来源： Semiconductor Engineering， 华金证券研究所 WLP 可分为扇入型晶圆级封装 （ Fan-In WLP）和扇出型晶圆级封装（ Fan-Out WLP） 两大 类。 扇入型直接在晶圆上进行封装，封装完成后进行切割，布线均在芯片尺寸内完成，封装大小 和芯片尺寸相同；扇出型则基于晶圆重构技术，将切割后的各芯片重新布置到人工载板上，芯片 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 间距离视需求而定，之后再进行晶圆级封装，最后再切割，布线可在芯片内和芯片外， 得到的封 装面积一般大于芯片面积，但可提供的 I/O 数量增加 。 图 20：扇入型 和扇出型晶圆级封装对比 资料来源： 矽品官网 ， 华金证券研究所 根据 Yole 的数据 ，全球晶圆级封装 2019 年的市场规模为 33 亿美元 ， 预计 2025 年增加到 55 亿美元 ， CAGR 为 8.9%。 其中扇入型晶圆级封装由 2019 年的 20 亿美元增加到 2025 年的 25 亿美元 ， CAGR 为 3.2%。 2020 年苹果发布的 iPhone12 采用了扇入型晶圆级封装 ，未来将 会有更多的手机、平板、可穿戴设备采用此封装形式。 图 21：扇入型 晶圆级 封装市场规模 资料来源： Yole， 华金证券研究所 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 （ 6） FO 扇出（ Fan Out， FO） 是相对扇入而言， “扇入”只能向内走线 ，而 在扇出型封装中，既可 以向内走线，也可以向外走线，从而可以实现更多的 I/O，以及更薄的封装。 目前量产 最多的是 晶圆级 扇出型 产品 。 扇出型封装工艺主要分为 Chip first 和 Chip last 两大类，其中 Chip first 又分 Die down 和 Die up 两种 。 扇出型封装生产工艺的关键步骤包括芯片放置、包封和布线。芯片放置对速度和精度的要求 很高，放置速度直接决定生产效率，从而影响制造成本；放置精度也是决定后续布线精度的关键 性因素。包封需要对包封材料进行填充和加热，这一过程不仅可能导致已放置好的芯片发生移位， 还有可能因包封材料与芯片的膨胀系数的不同而造成翘曲 ，这两者都会影响后续的布线 环节。 布 线成功率是决定最终封装成品率的关键因素， 另一方面，布线设备是整个生产设备中最昂贵的， 对 制造 成本 的 影响很大。 图 22：扇出型 封装工艺 资料来源： 网络图片 ， 华金证券研究所 根据封装芯片数量 ， 扇出型封装分为 晶圆级扇出型 （ Fan-out Wafer Level Packaging, FOWLP） 和板级扇出型技术 （ Fan-out Panel Level Packaging, FOPLP） ， FOWLP 对单个芯片 进行封装 ， FOPLP 对多个芯片进行封装 。 虽然 FOPLP 的增速更快 ， FOWLP 在未来几年仍占主 导 。根据 Yole 的数据 ， 2019-2025 年 FOPLP 的 CAGR 达 57%， FOWLP 的 CAGR 为 14%， 但 FOWLP 在 2025 年的占比仍会在 2/3 以上 。 eWLB（ Embedded Wafer Level Ball Grid Array） 是目前量产规模最大的晶圆级扇出型封装。 根据 密度 的 高低 ， Yole 将扇出型封装分为 UHD 扇出 （ Ultra High Density）、 HD 扇出 （ High Density）和核心扇出三大类。 UHD 扇出的需求将随着新的 HPC 产品的出现而增加 ， 预计 2019-2025 年的 CAGR 最高 ， 为 20.2%，到 2025 年市场规模达 15.32 亿美元 ， 占扇出型一半 的市场 ； HD 扇出的 CAGR 为 15.8%， 到 2025 年达 12.91 亿美元 ； 核心扇出增长缓慢 ， CAGR 仅 1%。 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 图 23：扇出型 封装市场规模 资料来源： Yole， 华金证券研究所 （ 7） 3D/2.5D 封装 3D 封装 又称为叠层芯片封装技术， 是指在不改变封装体尺寸的前提下，在同一个封装体内 于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器 (NOR/NAND)及 SDRAM 的叠层 封装，可以实现不同类型芯片的异质集成 ，目前 在 存储芯片上已有较多应用。 3D 封装 可采用凸块或 硅通孔技术 （ Through Silicon Via， TSV） ， TSV 是 利用垂直硅通孔完 成芯片间互连的方法 ， 由于连接距离更短 、强度更高，能实现更小更薄而性能更好、密度更高、 尺寸和重量明显减小的封装，而且还能用于异种芯片之间的互连。 2.5D 封装 是在基板和芯片之间放一个硅中间层，这个中间层通过 TSV 连接上下部分 。 图 24： 3D/2.5D 封装 资料来源： 网络 图片 ， 华金证券研究所 （ 8） SiP 系统级封装 （ System in Packag， SiP） 是将多种功能芯片，包括处理器、存储器、 FPGA 等功能芯片集成在一个封装内，从而实现一个基本完整的功能 。 与 系统级芯片 （ System on Chip， 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 SoC） 相对应 ， 不同的是系统级封装是采用不同芯片进行并排或叠加的封装方式，而 SoC 则是 高度集成的芯片产品。 SiP 解决方案需要多种封装技术，如引线键合、倒装芯片、芯片堆叠、 晶 圆 级封装等 ， 是 超越 摩尔定律的重要实现路径。 图 25： SiP 封装 资料来源： 网络 图片 ， 华金证券研究所 图 26： SiP 封装大幅减小面积 资料来源： Yole Developpement， 华金证券研究所 根据 Yole 的数据 ， 2019 年全球 SiP 封装的市场规模为 134 亿美元 ， 预计 2025 年增加到 188 亿美元 ， CAGR 为 6%。 从应用领域来看 ， 移动设备和消费电子是最大市场 ， 2019-2025 年的 CAGR 为 5%；通讯 / 基础设施和汽车电子紧随其后，两者的 CAGR 均为 11%， 高于整体增速 。 从使用的封装技术来看， FC/WB SiP 占比超过 90%， 2019 年 市场规模为 122 亿美元，预 计到 2025 年将达到 171 亿美元， 2019 年至 2025 年的复合年增长率为 6%。 FO SiP 仍受限于 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 成本效益比 ，参与者需要掌握 FO 技术 ， 所以 从 2017 年开始 ， 台积电便是最主要的参与者 ， 2019 年市占率超过 90%。 图 27： SiP 封装市场规模 资料来源： Yole， 华金证券研究所 3、先进封装市场规模 摩尔定律的放缓、异质集成和各种大趋势（包括 5G、 AI、 HPC、物联网等）推动着先进封 装市场强势发展。根 据 Yole 的数据 ， 2019 年全球先进封装市场规模约 290 亿美元 ， 预计 2025 年增长到 420亿美元 ， 年均复合增速约 6.6%，高于整体封装市场 4%的增速和传统封装市场 1.9% 的增速 。 图 28：先进 封装市场规模 资料来源： Yole， 华金证券研究所 390 430 290 420 0 200 400 600 800 1,000 全球先进封装市场规模（亿美元） 全球传统封装市场规模（亿美元） 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 从下游应用市场来看， 移动设备和消费 电子 对集成度要求高，是先进封装最大的细分市场， 2019 年占比达 85%， 2019-2025 的 CAGR 为 5.5%， 略低于整体 增速 ， 2025 年将占先进封装 市场的 80%。 电信和基础设施是先进封装市场中增长最快的细分市场， CAGR 约为 13%，市场 份额将从 2019 年的 10%增至 2025 年的 14%。汽车与运输细分市场在 2019 年至 2025 年期间 将以 10.6%的 CAGR 增长，到 2025 年达到约 19 亿美元，但其在先进封装市场中所占的份额仍 将持平， 约 4%。 图 29：先进 封装 应用领域分布 资料来源： Yole， 华金证券研究所 从技术分类来看， 3D 堆叠封装 、 嵌入式芯片封装 、 扇出型封装在 2019 年到 2025 年的增速 更高 ， CAGR 分别为 21%、 18%、 16%。 扇出型技术进入移动设备、网络和汽车领域； 3D 堆叠 技术进入 AI/ML、 HPC、数据中心、 CIS、 MEMS/传感器领域；嵌入式芯片封装进入移动设备、 汽车和基站领域。 从先进封装收入构成来看 ， 倒装技术占比遥遥领先 ， 2018 年占比 81%。 图 30： 2018-2024 年先进封装市场规模预测 资料来源： Yole， 华金证券研究所 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 从晶圆数来看， 2019 年约 2900 万片晶圆采用 先进 封装 ， 到 2025 年增长为 4300 万片 ， 年 均复合增速为 7%。其 中 倒装技术占比最高， 3D 封装增速最快 。 图 31： 先进封装晶圆数 （折合成 8 寸） 资料来源： Yole Developpement， 华金证券研究所 三 、 封测领域竞争 格局 原来封测领域 的厂商主要有两类，一类是 IDM 公司的封测部门 ， 主要完成本公司半导体产 品的封测环节 ，属于对内业务；第二类是外包封测厂商 OSAT，其 作为独立封测公司承接半导体 设计公司产品的封测环节 。 随着摩尔定律极限接近 ， 基于硅平台的先进封装技术不断发展 ，晶圆代工厂利用其在硅平台 的积累正在进入封测领域，尤其是先进封装。 我们的重点是关注 OSAT 公司 和晶圆代工厂在封测领域的竞争情况。 （一） 前十大 OSAT 企业 1968 年 ， 美国公司 安靠的成立标志着封装测试业从 IDM 模式中独立出来 ，直到 2002 年 安 靠 一直是全球封测龙头 。 1987 年台积电成立 ， 成为全球第一家专业晶圆代工企业 ，并且长期占 据全球晶圆代工 50%以上的市场份额 。台积电的成功也带动了本地封测需求， 中国 台湾 成为 全 球封测重地， 日月光在 2003 年取代安靠成为全球封测龙头 。 至今全球 前十大 OSAT 企业中有 6 家来自 中国 台湾 。 封测是我国半导体产业链中国产化水平较高的环节 ， 全球前十大外包封测厂中 ， 我国占了三 席 ， 分别是第三的长电科技 、 第六的通富微电和第七的天水华天 。 行业深度分析 / 35 请务必阅读正文之后的免责条款部分 图 32： 2020Q3 前 十大 OSAT 厂商相对市占率 资料来源： 拓墣产业研究院 ， 华金证券研究所 表 1： 全球主要封测厂商 公司名称 国家 /地区 产品描述 2019 年收入（