1/30 2023 年 11 月 27 日 行业|深度|研究报告 行业研究报告 慧博智能投研 HBM 在冯 诺 依曼计算 机体系 结构中，存在着“内存墙”和“功耗 墙”问题，由 于传统 显存 GDDR5 面临着带宽 低、功耗高等 瓶颈，2013 年，SK 海力 士与 AMD 联合 开发 了全球首款 HBM 产品。凭借 TSV 和 2.5D 封装技术，HBM 实 现了普 通存储 8.5 倍的 带宽，有效解 决了 内存墙问 题。目 前，算 力要求 推动了 HBM 等新型存储器 超百亿 美元新 兴市场，进而 提升 Bumping、TSV、CoWoS 等先 进封装 工艺需 求，并 带来设 备及材料的 增量需 求。叠 加国内 自主可 控需求 持续增 长，国内存储及 HBM 等催生 的先进 封装产 业链发 展空间巨大。接下来，我们会对 HBM 行业进 行深入 分析。我们将 首 先从 HBM 的概念 入手，进而具 体探讨 HBM 的核心应用 市场、行业发 展历程、优势 与不足、以及 市场 现状和趋 势等相 关方面。同时，我们 将 分析HBM 市场规模 的快速 增长为其 产业 链 哪些 环节带来 了 利好影响，并介 绍重点 布局企 业，以 期为大 家对HBM 行业有更 深入的 了解和 启发。目录 一、概述.1 二、AI 发展 驱动HBM 放量.4 三、市场 现状及 趋势.5 四、产业 链分析.7 五、HBM 三大 原厂生 产规划.20 六、相关 公司.27 七、参考 研报.30 1 HBM HBM 是基于 2.5/3D 封装技术的新 型存储器，满 足高 带宽、高速度等需 求。HBM（High Bandwidth Memory）指 高带宽 存储器，是一 款新型的 CPU/GPU 内存芯片，基于 2.5D/3D 封装技 术将 DRAM Die垂直堆叠，具备 高带宽、高速 度等特 点。DRAM Die 之 间通过 TSV（硅 通孔）的方式 连接，逻辑控 制单元对 DRAM 进行控制，GPU 和 DRAM 之间通过 u Bump 和 Interposer（起互联 功能的 硅片）连通。目前最先进的 HBM 为第五代 HBM3 以及第 六代 HBM3E，封装的 DRAM Die 层数达到 12 层。2/30 2023 年 11 月 27 日 行业|深度|研究报告 2 HBM HBM 目前最主要搭配 AI 的 GPU 使用，训练型 AI 服务器是最主要的增 量市场。根据 SK 海 力士，受益于 HPC、AI、CPU 等 应用，HPC 市 场复合 增长率 达 到 40%左右，由于 随着数 据量 呈指数 级增长，以及 AI/ML 训练等 高级工 作负载 的快速 增长，预计 AI 服 务器将是 几年内 HBM 最 大的下 游市场。2 历经多次迭代，性 能多维提升。HBM 拥有 多达 1024 个 数据引脚，显著 提升数 据传输 能力。自 2014 年首款硅通孔 HBM 产品问 世至今，HBM 技术 已经发 展至 第四代，HBM3 带宽、堆叠高 度、容 量、I/O速率等较 初代均 有多倍 提升。HBM：2013 年 10 月，JEDEC 发 布了第 一个 HBM 标准 JESD235A；2014 年 SK Hynix 和 AMD 宣布联合开发 TSV HBM 产 品；2015 年 6 月，SK Hynix 推出 HBM1，采用 4 2 Gbit 29nm 工艺 DRAM 堆叠，该芯 片被用于 AMD GPU 等产品。HBM2：2018 年 11 月，JEDEC 发布了 JESD235B 标 准，即 HBM2 技术，支持最多 12 层 TSV 堆 叠；2018 年 Samsung 率先推出 Aquabolt（HBM2），数据 带宽 3.7GB/s。SK Hynix 紧随 其后推出 HBM2产品，采 用伪通 道模式 优化内 存访问 并降低 延迟，提高 有效带宽。HBM2E：2020 年 1 月，JEDEC 更新发布 HBM 技术 标准 JESD235C，并于 2021 年 2 月更新为JESD235D，即 HBM2E；2019 年，三星 推出 Flashbolt（HBM2E），堆叠 8 个 16 Gbit DRAM 芯 片。SK Hynix 在 2020 年 7 月推出了 HBM2E 产品，是当 时 业界速度 最快的 DRAM 解决 方案。目前HBM2e 是 HBM 市场的主流产品。HBM3：2022 年 1 月，JEDEC 发 布了 HBM3 高带宽 内存标 准 JESD238，拓展 至实际 支持 32 个 通道，并引入片 上纠错（ECC）技术；SK Hynix 在 2021 年 10 月开发出 全球首款 HBM3，容 量为 HBM2E 的1.5x，运行带 宽为 HBM2E 的 2x。WUAZzQqNtQpOtNoNmRsNmN9PcM9PmOqQnPpMkPqRqRfQoMuM8OnMrMMYmMqRNZtPtO 3/30 2023 年 11 月 27 日 行业|深度|研究报告 HBM3E：8 月 21 日，SK 海力 士宣布，公司 开发出 面 向 AI 的超高性能 DRAM 新产品 HBM3E，并开始向客户 提供样 品进行 性能验 证。据 介绍，SK 海 力士将 从明年上 半年开 始投入 HBM3E 量产。此次 产品在速度 方面，最高每 秒可以 处理 1.15TB（太 字节）的 数据，其 相当于在 1 秒内可 处理 230 部全 高清级电影。3 HBM 1 GDDR HBM GPU 的主流存储方案有 GDDR 和 HBM 两种。但图 形芯片性 能的日 益增长，使其 对高带 宽的需 求也不断增加。随着 芯片制 程及技 术工艺 达到极 限，GDDR 满足高带 宽需求 的能力 开始减 弱，且 单位时 间传输带宽功 耗也显 著增加，预计 将逐步 成为阻 碍图形 芯片 性能的重 要因素。显存的重 要性能 指标有 3 个：显存 频率（800MHz、1,200MHz、1,600MHz、2,200MHz）、显存位 宽（32 位、64 位、128 位、256 位、512 位、1,024 位）、显存带 宽（显 存带宽=显存 频率 显存额 位宽/8bit）。通过 TSV 堆栈 的方式，HBM 能达 到更高的 I/O 数量，使 得显存 位宽达到 1,024 位，几乎是GDDR 的 32x，HBM 具有显存带宽显著 提升，此外 还 具有更低功耗、更 小外形等优势。显存带宽 显著提升解决了过去 AI 计算“内存墙”的问题，HBM 逐步 提高在中高端数据 中心 GPU 中的渗透比率。4/30 2023 年 11 月 27 日 行业|深度|研究报告 2 HBM 相较于其 他种类 的内存 也并非 没有缺 点，成 本偏 高、频率 偏低使 得其基 本上目 前只应 用于中 高端数据中心 GPU 及少数 ASIC：1）缺乏灵活性，HBM 与 主芯片 通常封 装在一 起，不 存 在扩容可 能。DDR 产品形 态稳定、标准 化程度高，HBM 封装 的低灵 活性对 OEM 厂 商成本 带来困 难。虽然消费 者市场 对拓展 性要求 不搞（如 Intel Lakefield、Apple M1），但目前 HBM 的 成本使 之望 而 却步。2）HBM 容量偏小，一 些高阶 的服务器 DIMM 达到 96 个，采用 128GB RDIMM 最多 能达到 12TB，HBM8 层 die 也不过 32GB，再结合成 本考虑，更加 无 法满足数 据中心 要求。3）访问延迟高，HBM 的频率 低于 DDR/GDDR（由 TSV 封装决定，并行 线路多 时频率 过高 会有散 热问题），CPU 处 理的任 务具有 较大的 不可 预测性，对延 迟的敏感 程度较 高，而 在 GPU 则 对此并 不敏感。AI HBM 2016 年，AlphaGo 击败冠 军棋手 李世 石，深 度学习 受到 追捧，深 度学习 的核心 在于通 过海量 数据训 练模型，确 定函数 中的参 数，在 决策中 带入实 际数据 得到 最终的解，理论 上来说，数据 量越大 得到的 函数参数越可 靠，这 就让 AI 训练对 数据吞 吐量及 数据传 输的 延迟性有 了 很高 的要求，而这 恰恰是 HBM 内存解决的 问题，HBM 因此获 得重视。2017 年，AlphaGo 再战柯 洁，芯 片换成了 Google 自家 研发的TPU。在芯 片设计 上，从 第二代 开始的 每一代 TPU，都 采用了 HBM。英 伟达针 对数 据中心 和深度 学习的新款 GPU Tesla P100，也搭载 了第二代 HBM 内存（HBM2）。随着 高性能 计算市 场的 GPU 芯片几乎都配备了 HBM 内存，存储巨 头们围绕 HBM 的竞争 也迅速展 开。去年 11 月，Chatgpt 发 布，随 后生成 式人工 智能实 现了 爆发式发 展，国 内外大 厂争相 竞逐 AI 大模型，大模型训 练的过 程数据 吞吐量 很大，HBM 通过增 加带 宽和减少 功耗有 效解决 了“内存 墙”和“功 耗墙”问题，是目前唯 一满足 AI 高性 能计算 要求的 量产存 储方案，因 而 HBM 成为了 AI 训练芯 片的标 配。目 前主流的大模型 训练芯片 A100、H100 均应 用了 HBM，与 H100 直接 竞争的 谷歌 TPU v5 和 AMD MI300 即将量产，后两者 同样将 采用 HBM，AWS 的 Trainium 和 Inferentia 也 应用了 HBM，并且，Google 与AWS 正 着手研 发新一代 AI 加 速芯片，将采用 HBM3 或 HBM3e。5/30 2023 年 11 月 27 日 行业|深度|研究报告 目前，多 家厂商 竞相训 练大模 型，催 生了大 量需求，三星公司表 示，今 年收到的 HBM 订单同 比增长 一倍以上。根据金 融时报 的报道，2023 年 英伟达 将出货 55 万片 H100，2024 年将 出货 150-200 万片H100，Omdia 预测 2023 年和 2024 年的 HBM 需 求量 将同比增长 100%以上。2025 年 以后，在 AI 训练需求和 AI 推 理需求 的推动 下，HBM 的需求 将继续 快 速增长，SK 海力士 公 司预测，在 2027 年之 前，HBM 市场将以 82%的复 合增 长率保 持增长。1 HBM 目前全球 HBM 产能主要用于 满足 Nvidia 和 AMD 的 AI 芯片需求。尽 管内存 制造 商 投入大 量资金 扩产，但由 于需求 激增，HBM 的短缺 状况继 续恶化。占 据全球 GPU 市场 80%以 上份额的 Nvidia 将于2024 年第二 季度开 始量产 GH200 Grace Hopper Superchip，这 是一款 采用 HBM3E 的新 一代 AI 芯片。Nvidia 的 HBM 需求预计 将从 2023 年大约 1200 万颗翻 倍增长到 2024 年 2400 万 颗。随着大型互联网客 户自研 AI 芯片陆续推出，HBM 客户群预计将大幅扩 容。除了 Nvidia 之 外，HBM的潜在客 户数量 也在快 速增加，其中 包括 Google、AWS 和 Meta 等 正在积 极自研 AI 芯片 的科技 巨头。HBM 对全球半导体市 场的影响力将 进一步加大。HBM 作为今后 AI 时代 的必 备物料，虽然 在内存 市场中比例还 不大，从成本 端来看，HBM 的平 均售价 至少 是 DRAM 的三倍，此 前受 ChatGPT 的拉 动同时受限产能 不足，HBM 的价格 一路上 涨，与 性能最 高的 DRAM 相比 HBM3 的价格上 涨了五 倍。在近一年存储芯 片景气 低迷的 环境下 也展现 出极强 的盈利 能力，从 SK 海力 士在 2023 年 7-9 月 当季 DRAM 业务两个季 度来首 次转为 盈余就 可见一 斑。2 HBM SK 6/30 2023 年 11 月 27 日 行业|深度|研究报告 据 TrendForce 数据，三大原厂 SK 海力士、三星、美 光 2022 年 HBM 市占率 分别为 50%、40%、10%，2023 年预计分别为 53%、38%、9%。SK 海力士 作为“先行者”，2014 年与 AMD 联合开 发了全 球首款HBM 产品，打 破技术 限制，引入全 新范式，具有 功耗 低、带宽 高、密 度高、占用空 间小的 特点；2021年开发出 全球首款 HBM3，持 续巩固 其市场 领先地 位，同时为 AI 创新实 施奠定 基础。3 2024 HBM 89 HBM3 2023 年 AI 需求的强劲增 长导致 客户超 额下单，即便 厂 家扩大产 能仍无 法完全 满足客 户需求。展望2024 年，集 邦咨询 认为，基于各 厂家积 极扩产 的策略，HBM 供需比有 望获改 善，预 计将从 2023 年的-2.4%，转为 0.6%。长期来看，每一代 HBM 产品的 平均销 售单价 都会逐 年 下降，因为 HBM 为高毛 利产品，其平 均单价 远高于其他 类型的 DRAM 产品，厂家 期望 用小幅 让价的 策 略，去拉 抬客户 的需求 量，因此 2023 年HBM2e 和 HBM2 的价格均出现 下跌。受到 AI 的强劲 需求的推 动，今年 HBM3 的价格 上涨了 60%以上，2024 年 HBM3 价格预 计将与 2023 年持 平。预 计，2023 年主流需 求自 HBM2e 转往 HBM3，需 求比重预计分别为 50%及 39%。2024 年市 场需求 将大幅 转往 HBM3，HBM3 比重 预计达 60%。由于 HBM3平均销售 单价远 高于 HBM2e 与 HBM2，因此将 助力原 厂 HBM 领域营收 增长，有望进一步带动 2024年整体 HBM 营收至 89 亿美元，同比 增长 127%。7/30 2023 年 11 月 27 日 行业|深度|研究报告 HBM 产业链工 艺流程 包括晶 圆测试、中段 制造、后段 封测等环 节。目 前，SK Hynix、Samsung 等厂 商在 HBM 产业链中 承担前 道晶圆 厂和中 道封测 厂的角 色，台积电 等厂商 承担后 道 封测 厂的角 色。SK Hynix、Samsung、台积 电三家 企业在 产业链 中最具 地 位。目前 国内厂 商则主 要处于 上游材 料领域，考虑到 AI 对整个存 储产业 链的拉 动，叠 加行业 需求持 续复 苏、国产 自主可 控需求 持续提 升，国 内存储 及HBM 等催生的 先进封 装产业 链发展 空间巨 大。8/30 2023 年 11 月 27 日 行业|深度|研究报告 1 HBM 2.5D+3D TSV CoWoS HBM 采用 2.5D+3D 封装工艺，采用的核 心封装工艺 包括 Bumping、RDL、FC、TSV、CoWoS等。封装工 艺主要 有四项 功能：保护 芯片免 受外部 冲 击或损坏；将 外部电 源传输 至芯片，保证 芯片的正常运 行；为芯片 提供线 路连接，以便 执行信 号输 入和输出 操作；合理 分配芯 片产生 的热量，确保其稳定 运行。HBM 采用“2.5+3 D”封装工 艺，即 分别 在 DRAM Die 上和硅中介层 上制作 TSV，主要使用的封装 工艺如 下：1）HBM 由 DRAM Die 堆叠而成，Die 之间 借助 TSV（硅通孔）和微凸 块（microbump）相连，并借助TC（Thermal Compression，热 压）-NCF（non-conductive film，非导 电薄膜）或 MR-MUF（批量回流模制底 部填充）技术，用 NCF 或 LMC（Liquid Molding Compound，液态 塑封料）对芯 片形成 互连和保护；2）HBM 通过 TSV 和微凸 块连接 下方的 HBM 逻 辑控 制 die（Base Die），逻辑控制 die 再通过 凸块（bump）连接 下方的 硅中介 基板（Si interposer）；3）HBM Stack 通过 CoWoS 等 2.5D 封装工艺，和 CPU/GPU 等并排 铺设在 硅中介 基板上 方，CPU/GPU 等逻辑 die 采用 倒片封 装（FC）形式 和硅中 介基板连 接，存 储器和 GPU 等逻 辑芯片 之间通过 RDL 实现通信；4）硅中 介基 板通过 2.5DTSV 工 艺和 Cu Bump 连 接至 封装基板（Package Substrate）上；5）最后，封装基 板通过 封装锡 球（package balls）和 下 方的 PCB 基板（Circuit Board）相 连，这 一过程采用传 统的球 栅阵列（Ball Grid Array，BGA）封 装 工艺。1 Bumping/FC 9/30 2023 年 11 月 27 日 行业|深度|研究报告 晶圆级封装采用凸 块（Bump）取代键合引 线，凸块可 以分布在整个芯片 表面形成信号 触点。凸 块工艺即在晶圆 切割成 单个芯 片之前，在晶 圆上以 整个晶 圆的 形式形成 由焊料 组成的“凸块”或“球”，这些 凸块是芯片和 基板互 连形成 单个封 装的基 本互连 组件。传统 的引线键 合工艺 中，接 合焊盘/引 脚放置 在外围区域，但 用于凸 块的 I/O 焊盘 可以分 布在芯 片的整 个表 面，每个 凸块都 是一个 信号触 点，从 而可以 缩小芯片尺寸 并优化 电气路 径，因 此凸块 工艺广 泛用于 倒装 芯片封装、扇入 或扇出 型封装 工艺。凸块可以由共晶、无铅、高铅材 料或晶圆上 的铜柱组成，高端应用多采用 铜柱作为凸块。含铅 焊料作 为凸块有多 年历史，但已 经被锡 基无铅 焊料取 代并用 于倒 装封装等 工艺，而在 AI、HPC、基 带、高 性能存储等应 用场景，铜柱 凸块（Cu Pillar Bump，CPB）逐渐取代 无铅锡 球，主 要系 CPB 的精细节 距（Fine Pitch）更小，无铅 锡球的 Fine Pitch 一般为 130-250um，铜柱凸 块的 Fine Pitch 可缩小至 130-40um 左 右，采 用铜柱 凸块的 芯片尺 寸较 锡球能 够缩小 5-10%，衬底层 可从 6 层减 少到 4 层，基板 成本下降约 30%；铜柱凸 块还具 有改善 的电子 迁移阻 力，能 够减少功 率损耗 和信号 延迟，同时实 现更好 的散热性能。无铅锡 球整体 由锡金 属构成，铜柱 则分为 三层 结构，包 括铜金 属柱、一层薄 镍 金属 作为铜 柱的扩散屏蔽 层、锡/银 金属作 为焊帽。凸块工艺（Bumping）流程为制备 UBM 和形成凸块，主要使用 PVD 设备、涂胶显影机、电镀机、刻蚀机、回流炉等 设备。在 制作凸 块前，首先需 要在芯 片表面需 要生长 凸块的 区域制 作凸块 下金属（Under Bump Metallization，UBM），用于 阻挡凸 点 金属扩散 至下层 金属焊 盘中；在完成 制备 UBM后，凸块 的制备 可以采 用三种 方式：电镀、印刷锡 膏固 化和植球 方式，电镀方 式形成 铜柱等 凸块，在电 10/30 2023 年 11 月 27 日 行业|深度|研究报告 镀焊料、去除光 刻胶和 刻蚀掉 溅射金 属后，通过回 流进 行固化；印刷锡 膏固化 方式通 过将含 焊锡料 的改性锡膏通 过贴片、回流 焊等加 热固化；植球 方式则 通过 植球机将 预成型 的凸块 印制在 UBM 上。2 TSV DRAM Die HBM Interposer TSV 技术专为 2.5/3D 封装而生，能够以最低的 能耗提 供极高的带宽和密 度。TSV（Through-Silicon Via）即硅通 孔技术，是目 前最先 进的封 装技术 之一，与 传统的 SIP 等封装 技术相 比，TSV 的 垂直连 接可以允许 更多数 量的连 接，因 此具备 更好的 电势能、更 低的功耗、更宽 的带宽、更高 的密度、更小 的外形尺寸、更轻的 质量等 优势，是 实现 电路小 型化、高密 度、多功 能化的 首选解 决方案。2.5/3D TSV 技术已经广 泛用于 AI GPU 基板上的 HBM 中，DRAM 各层 Die 之间的连接采用 3D TSV 工 艺，HBM 芯片和下方 的金属 凸块之 间的连 接采用 2.5D TSV 工艺。11/30 2023 年 11 月 27 日 行业|深度|研究报告 TSV 工艺价值量在 HBM3D 封装工艺中占比最高。3D TSV 是 HBM 堆叠工 艺中成 本占比 最高的 工艺，根据 3DinCites，考虑 4 层 DRAM Die 和 1 层逻辑 die 堆叠的 HBM 结构，在 99.5%和 99%的 芯片键 合（die bonding）良 率下，TSV 制造和 TSV 通孔 露出 工 艺分别占 其成本的 30%和 29%。TSV 技术主要涉及深孔 刻蚀、沉积、减薄抛光等 关键工 艺。首先利 用深反 应离子 刻蚀（DRIE）法 行成通孔；使 用化学 沉积的 方法沉 积制作 绝缘层、使用 物理 气相沉积 的方法 沉积制 作阻挡 层和种 子层；选择一种电镀 方法在 盲孔中 进行铜 填充；使用化 学和机 械抛 光（CMP）法去除 多余的 铜。完 成铜填 充后则 需要对晶圆 进行减 薄；最 后进行 晶圆键 合。从 成本来 看，TSV 工 艺中通 孔蚀刻 占比最 高，为 44%，其 次为通孔填充 和减薄，分别为 25%和 24%。此外，HBM 后 续还需通 过创建 KGSD 来 完成硅 通孔芯 片的堆 叠封装。12/30 2023 年 11 月 27 日 行业|深度|研究报告 3 CoWoS AIGPU 2024 CoWoS HBM 和 GPU 等芯片采用 TSMC CoWoS 技术进行整 体封装，能够减少 封装体积和功 耗等。目 前立体封装主 要包括 2.5/3D 封装，2.5D 封装主要指 将存储、记忆体 等其他 芯片，并排铺 设在硅 中介板（Silicon Interposer）上，经 过微凸块（Micro Bump）连接，以 实现硅中 介板上不 同芯片之 间的通信；再通过硅 穿孔（TSV）来连 接下 方的金 属凸块，再由 导 线载板连 接外部；3D 封装致 力于实 现芯片 如HBM 中 DRAM Die 的垂直堆叠。目前，英伟达 AIGPUDGXA100、H100、H200 等均采 用台积 电的CoWoS（Chipon Wafer on Substrate）技术，首先 将芯 片通过 CoW（Chip on Wafer）工 艺连接 至硅中介层（Interposer），再通过 OS（On Subtrate）工艺 将 CoW 芯 片和基 板连接，整合成 CoWoS。据台积电预计，目 前其 CoWos 产能供应紧张，2024-2025 年将扩产，2024 年其 CoWos 产能将实现倍增。台积 电在 CoWoS 工艺 处于 领先地 位。自 去年 以来 CoWoS 需求几 乎翻倍 增长，明年需 求将 持续强劲。由于目 前市场 需求大 于产能，台积 电表示 当前 首要任务 是增加 CoWoS 产 能，必 要情况 可能 会通过转厂 方式生 产；台 积电于 23Q3 法说 会上表 示，2024 年 CoWoS 产 能将翻 倍。4 FC die 倒片封装（FilpChip，FC）将芯片翻转，在先进 封装 工艺中取代引线键 合。倒装 键合（Flip Chip Bonding）指 通过在 芯片顶 部形成 凸点，并将 芯片倒 转 过来，实 现芯片 的有源 区域和 基板间 的电气 和机械连接。倒片封 装在先 进封装 工艺中 取代引 线键合，主 要系 引 线键合 对于可 进行电 连接的 输入/输出（I/O）引 脚的数 量和位 置有限 制，而 倒片封 装不存 在 此种限制；倒 片封装 的电信 号传输 路径短 于引线键合。在引线键合方法中，金属焊盘在芯片表面采用一维方式排列，无法出现在芯片边缘或中心位置，而倒片键合方法在键合至基板或形成焊接凸点的过程中不存在任何工艺方面的限制，因此在倒片封装中，金属焊盘 可以采 用二维 方式 全 部排列 在芯片 的一个 侧面，增加金 属焊盘 的数量；另外，用于 形成凸 点的焊盘可以 布置在 芯片顶 部的任 何位置，用于 供电的 焊盘 可以布置 在靠近 需要供 电的区 域，进 一步提 升电气性能。13/30 2023 年 11 月 27 日 行业|深度|研究报告 FC 封装采用回流焊或热压工 艺形成芯片 上的凸点与基 板上的焊盘连接。倒 装封 装首先 将焊球 附着在 芯片焊盘上，再将 芯片正 面朝下 放置在 基板上，焊球 通过 回流焊（Reflow）或热 压缩（Thermo Compression）工 艺实 现和基 板的连 接。回 流焊工 艺是 倒装封装 中最主 流的工 艺，又 称为 C4 工艺（Controlled Collapse Chip Connection），通 过在回 流 炉的高温 下融化 结合处 的凸点；热压 缩工艺 通过向接合处 施加热 量和压 力，一 般用于 I/O 密 度更高 的铜 柱凸点。热压工 艺的成 本高、装片工 艺也要 求更高的精度，导致 目前耗 时较长。先进封装为全球封 测市场贡献主 要增量。2.5D/3D 封装、扇形封 装(FOWLP/PLP)等技 术的 发展成 为延续摩尔定 律的最 佳选择 之一，带动先 进封装 技术在 整个 封装市场 的占比 正在逐 步提升。据 Yole 数据，2020 年先进 封装全 球市场 规模为 304 亿美 元，占 比为 45%；预计 2026 年 市场 规模增至 475 亿美元，占比达 50%，2020-2026E CAGR 约为 7.7%，优于整 体 封装市场 和传统 封装市 场成长 性。2 HBM HBM 中大量增 加前道 工序，前道检、量测 设备主 要增 量来自微 凸点、TSV、硅中 介层 等工艺，另外HBM 中增加的 预键合 晶圆级 测试和 KGSD 相关的 封装 级测试也 带动分 选机、测试机、探针 台等后 道测试设备的 数量和 精度提 升；HBM 堆 叠结构 增多，要求 晶圆厚度 不断降 低，进 而提升 减薄、键合等 设备 14/30 2023 年 11 月 27 日 行业|深度|研究报告 需求；HBM 多 层堆叠 结构要 求超薄 晶圆和 铜-铜混合 键 合工艺，增加了 临时键 合/解键合 以及混 合键合设备需求，各层 DRAM Die 的保护 材料也 非常关 键，对 注塑或压 塑设备 提出较 高要求；另外，诸如 划片机、固晶 机、回 流焊机/回 流炉等 传统设 备需求 也均受 益 于 HBM 封装带来 的工艺 步骤提 升和工 艺变革 带来的价值 量提升。1）前道检/量测：HBM 中全部的 DRAM Die 均需要 100%检测，并且由于 HBM 中的铜 凸点、铜柱、TSV、UBM（凸点下 金属层）的结 构极其 复杂，其质 量 影响整个 HBM 及 CoWoS 封 装的良 率，因 此需要对每个 关键结 构的大 小、情 况、精 确程度 等进行 量测，此环节 使用的 设备包 括 前道检测和量测设备；2）凸块（Bump）制造：介 于前道 晶圆制 造和后 道封 装工艺之 间，是 扇入（Fan-in）封装、芯片 级封装（CSP）、系 统级 封装（SiP）、芯粒 封装（Chiplet）等 工艺 的必 要环 节，TSV、晶 圆 级封 装（WLP）等均是凸 块制造 工艺的 延伸。在 HBM 中，微 凸块（u Bump）用于 HBM 之间 DRAM Die、HBM 和硅中介层之 间的连 接，C4Cu 凸 点用于 硅中介 层和封 装基 板之间的 连接，实现电 气互连 和应力 缓冲。如前文所述，Bumping 工艺主 要使用 PVD 设备、涂胶显影 机、电镀机、刻蚀 机、植球机、回流炉等设 备；3）TSV 制造：如前 文所述，TSV 工艺 主要包 括前段 的 通孔成型 工艺和 中段的 通孔露 出和背 面金属 化工艺，使用 的设备 主要包 括 刻蚀机、PECVD、PVD、电 镀机、减薄机、CMP、键合机 等；4）硅中介层（Interposer）制造：主要 包括形成 TSV、双面 RDL 和凸块制 造、临 时键合 和解键 合、晶圆减薄、切片 等工序。RDL（Redistribution Layer，重新分配 层）是 额外金 属布线 层，通 过重新 排列I/O 焊盘，满 足封装 工艺更 复杂的 功能 需求，例如将 HBM 堆栈与 SoC 等 逻辑芯 片相连。凸块 工艺可 以看做是点 与点的 连接，RDL 工艺 则是面 阵 连接，RDL 制备使用的 设备与 凸块类 似，主 要包括 光刻机、刻蚀机、溅射、CVD、电镀设备 等，完整 的硅中 介层制 造还主要 需要 临时键合/解键合机、背面 减薄机等；15/30 2023 年 11 月 27 日 行业|深度|研究报告 5）后 道 封装：传统封装 工艺 流程包 括晶 圆背面 减薄、划 片/切 割、贴片/固晶、互连、模塑、激光 打标、切筋成型 等步骤，HBM 的多 层堆叠 结构显 著提升 晶背 减薄、键合等设备 的 需求，并且 对 注塑机 提出更高要求；6）后道测试：在 晶圆制 造之后、封装 开始之 前，需要 首先使用 探针台、测试 机等将 不良芯 片剔除，探针台接触 裸芯片 上的 PAD 点，并连 接测试 机完成 测试过 程，再将 不良芯 片进行 打点标 记，形 成晶圆Map 图；在 封装完 成后，需要分 选机 配合测 试机进 行成 品芯片的 终测，该环节 主要使 用的设 备包括 探针台、分选机、测试 机；7）板卡级组装和整 机组装：为 HBM 封 装的最 后一道 工 序，主要 将引脚 通过 PCB 上 的导线 和其他 器件建立连接，工艺 涉及通 孔插装 技术、表面贴 装技术 等，为了实现 PCB 组装工 艺，使 用的设 备主要 包括焊膏涂覆设备、丝 网印刷机、点 胶机、贴片 机、回流炉、清洗机、自动光 学检测设备 等；为 了提供 PCB基板，使 用的设 备主要 包括 真空层压机、钻孔 机、通孔 电镀设备、涂 胶机、光刻机、显 影机、刻蚀 机、丝网印刷机、电镀 铜设备、自动 光学检测仪等。3 HBM EMC PSPI 1 GMC LMC HBM EMC 起到保护芯片的功能，在传统和先 进封装中均 广 泛应用。环氧 塑封料（Epoxy Molding Compound，简称 EMC）全称 为环氧 树脂模 塑料，属于 包装材料，是用 于半导 体封装 的一种 热固性 化学材料，由环氧 树脂为 基本树 脂，以 高性能 酚醛树 脂为 固化剂，加入硅 微粉等 填料，以及添 加多种 助剂加工而成，主要 功能是 保护半 导体芯 片不受 外界环 境（水汽、温 度、污 染等）的影响，并实 现导热、绝缘、耐湿、耐压、支撑 等复合 功能。EMC 在传 统引线 键 合封装和 先进封 装中均 广泛应 用，FOWLP、多层堆叠封 装对塑 封料提 出了更 高的性 能要求。EMC 主要包括液态塑封料（LMC，Liquid Molding Compound）与颗粒状环氧塑 封料（GMC，Granular Molding Compound）。1）GMC 指采用 均匀撒粉 的方式，在预 热后变 为液态，将带 有芯片的承载 板浸入 到树脂 中而成 型，具 有操作 简单、工时 较短、成 本较低 等优势；2）LMC 指 通过将 液态树脂挤压 到产品 中央，在塑封 机温度 和压力 的作用 下增 强液态树 脂的流 动性，从而填 满整个 晶圆。LMC具备可中 低温固 化、低 翘曲、模塑过 程无粉 尘、低 吸水 率及高可 靠性等 优点，是目前 用于晶 圆级封 装的相对成熟 的塑封 材料。EMC 的填充料成本占比最 高，主要无机 填料为球形 硅 微粉和球形氧化铝。目前 常见的 环氧塑 封料主 要组成为填 充料（60-90%）、环 氧树脂（18%以 下）、固 化剂（9%以下）、添加 剂（约 3%）。在先 进封装中，环氧塑 封料的 主要要 求为高 耐潮、低应力、低 射线、耐浸 焊和回 流焊，需要保 证塑封 性能好，因此环氧 塑封料 必 须在 无机树 脂基体 内掺杂 无机填 料，现有的无 机填料 基本均 为二氧 化硅球 形微粉，具 16/30 2023 年 11 月 27 日 行业|深度|研究报告 有降低塑 封料的 线性膨 胀系数。增加 热导，降低介 电常 数，环保、阻燃，减小 内应力，防止 吸潮，增加塑封料强 度，降 低封装 料成本 等作用。另外，针对 HBM 封装等 高导热 存储芯 片封装 领域，颗粒封 装材料（GMC）中一般将 TOP CUT20um 以下球 形硅微 粉 和 L o w 球形 氧化铝 复配混 用，散 热要求 越高的场景，Low-球 铝的占 比会越 高。2021 年国内 EMC 市场规模约 66 亿元，HBM 带动 EMC 和球形硅微粉等市场 增长。根 据华海 诚科招股书，2021 年中国 包封材 料 市场 规模为 73.6 亿 元，EMC 占比大约 90%，即市 场规模 大约 66.24 亿元。在传 统封装 领域，内资 EMC 厂 商份额 逐渐提 升，在 SOP、QFP 等 领域仍 存在一 定替代 空间；在先进封装领域，市场份额基本被住友电木、蔼司蒂、京瓷等外资厂商占据，内资厂商多处于客户验证阶段，少数厂商 产品实 现小批 量产。2 HBM TSV 10 电镀液及添加剂主 要用于铜互联 工艺，全球 市场空间接 近 10 亿美元。电 镀液在 IC 制 造和先 进封装 中用于铜互联 工艺，该工艺 贯穿整 个芯片 制造过 程，随 着先 进封装对 镀铜材 料需求 快速增 加，大 马士革 铜互联、先进 封装凸 块电镀（Cu Pillar/Bump/RDL/UBM）、硅通孔（TSV）电 镀等材 料市 场不断 扩大，在先进芯片 中互联 材料首 尾连接 可长达约 30 英里。根据 TECHCET，铜互 联材料 是电镀 材料最 大的细 分市场，2022 年全球 半导 体用电 镀材料 市场规 模约 10.2 亿美元，预计到 2026 年 增加至 13.8 亿 美元。IC 制造工艺中金属布 线用于连接电 子元器件层，铜互联 采用电镀方式实现 铜的填充。IC 最 初采 用铝作为导 体，二氧化 硅作为 绝缘体 来构造 互联层，整个 互联 过程从在 晶圆表 面沉积 铝开始，然后 通过选 择性刻蚀形成 布线图 案，沉 积氧化 物绝缘 体，并 利用 CMP 使晶圆表 面平坦 化；随 着器件 特征尺 寸缩小，越来越薄的 铝线无 法实现 所需的 速度和 电性能，铜互 联结 构逐步取 代铝互 联；然 而由于 铜不易 形成挥 发性化合物，因此使 用等离 子干法 刻蚀铜 的方法 并不可 行，因此工程 师选择 采用大 马士革 铜互联 镶嵌工 艺（即借鉴 大马士 革的珠 宝行业，先在 基底金 属上刻 蚀图 案，再将 贵金属 嵌入图 案中），先沉 积和刻 蚀电介质材料，再将 铜填充 到图案 之中。为了实 现高深 宽比 图案特征，必须 采用电 镀而非 PVD 或 CVD 来填充铜金属。17/30 2023 年 11 月 27 日 行业|深度|研究报告 HBM 引入铜互连工艺，电镀液主 要用于形成 铜柱凸块、TSV 等结构。由于 HBM 中需 要的 Bumping、RDL、TSV 等先 进封装 工艺引 入前道 电镀工 艺环节，自 然带来电 镀液需 求提升。1）在 Bumping 工艺 中，电镀步骤 位于涂 胶显影 工艺环 节之后，用于 制备一 定厚 度的金属 层作为 UBM；2）在 RDL 工艺中，每层 RDL 布线均需要电 镀来形 成铜凸 块；3）TSV 技术的 核心是在 晶圆上 打孔，并在硅 通孔中 进行镀 铜填充，从而 实现晶 圆的互 联和堆 叠，在 无需继 续缩小 芯片 线宽的情 况下，提高芯 片的集 成度和 性能。和芯片制造铜互