1证券研究报告作者：行业 评级：上次评级：行业报告|请务必阅读正文之后的信息披露和免责申明专用设备强于大市强于大市首次2024 年02 月20 日（评级）分析师 朱晔 SAC 执业证书编号：S1110522080001分析师 张钰莹 SAC 执业证书编号：S1110523080002半导体先进封装专题：枕戈待旦，蓄势 待发！行业专题研究摘要2请务必阅读正文之后的信息披露和免责申明封 测 是 半 导体产业链重 要一环：封装技术分为传统封装和先进封装，两种技术之间不存在明确的替代关系。传统封装：具有性价比高、产品通用性强、使用成本低、应用领域广等优 点；先 进 封 装：主 要 是 采 用 键 合 互 连 并 利 用 封 装 基 板 来 实 现 的 封 装 技 术，应 用 先 进 的 设 计 思 路 和 先 进 的 集 成 工 艺，对 芯 片 进 行 封装 级 重 构，并 且 能 有 效 提 升 系 统 高 功 能 密 度 的 封 装，主 要 包 括 倒 装 芯 片 封 装、晶 圆 级 封 装、2.5D 封装、3D 封装等。根据Yole预测，全球先进封装市场规模2026 年或达482 亿美元，2021-2026 年的CAGR 约8%，将为 全球封测市场 贡献主要增量。先 进 封 装 四要 素：RDL、TSV、Bump、Wafer 具 备 其 中 任 意 一个 要素 都 可 以 称为 先 进 封装；其 中 在先 进 封 装的 四 要 素 中，RDL 起着XY 平 面 电 气 延 伸 的作 用，TSV 起着Z 轴电气延伸的作用，Bump 起着界面互联和应力缓冲的作用，Wafer 则作为集成电路的载体以 及RDL 和TSV 的介质 和载体。晶 圆 级 封 装：Fan-in&Fan-out&技 术 延展 晶 圆 级 封 装 是 指 晶 圆 切 割 前 工 艺，所 有 工 艺 都 是 在 晶 圆 上 进 行 加 工，晶 圆 级 封 装 五 项 基 本 工 艺 包 括 光 刻（Photolithography）、溅射（Sputtering）、电镀（Electroplating）、光刻胶去胶（PR Stripping）和金属刻蚀（Metal Etching）。2.5D/3D封装：2.5D 封 装：集 成 密 度 超 过2D 但 达 不 到3D，先 进 封 装 领 域 特 指 采 用 了 中 介 层（interposer）集 成 方 式，中 介 层 目 前 多 采 用 硅 材 料（成熟工艺和高密度互连特性）；高密度互联时，TSV 几乎是不可缺少的，中介 层TSV 被称为2.5TSV。3D 封装：指芯片 通过TSV 直接进行高密度互 连，芯片上直接 生产 的TSV 被称为3DTSV。芯片相互靠得很近，延迟会更少，此外互连长度的缩短，能减少相关寄生效应，使器件以更高频率运行，从而转化 为性能改进，并更 大程 度的 降低 成本。相关标的：芯源微（涂胶显影湿法设备键合机），中微公司（刻蚀设备），拓荆科技（键合设备），芯碁微装（直写光刻），华海清科（CMP），新益昌（固晶机）等。风险提示：行业技术进步风险、偿债风险、原材料供应及价格变动风险等。WUFUuNtOnOnMoQnOnQsNmN7NbPaQsQpPsQnRkPqQmOkPoMqRaQpOnOwMmRyQuOsQpM封装行业：中国半导体强势环节，先进封 装正逢 其时13请务必阅读正文之后的信息披露和免责申明 封 测 是 半 导 体 产 业 链 重 要 一 环：集 成 电 路 产 业 链 可 以 分 为IC 设计、晶 圆 制 造（也 称 前 道 工 艺）、封装测试（也 称 后 道 工 艺）三 个 核 心 环 节，以及EDA/IP、半导体设备、半 导 体 材 料 等 三 个 支 撑 环 节。集 成 电 路 封 装 测 试 是 集 成 电 路 产 业 链 中 不 可 或 缺 的环节，一直伴随着集成电路芯片技术的不断发展而变化。封 装 主 要 是 指 安 装 集 成 电 路 芯 片 外 壳 的 过 程：包 括 将 制 备 合 格 的 芯 片、元 件 等 装 配 到 载 体 上，采 用 适 当 的 连 接 技 术 形 成 电 气连接，安 装 外 壳，构 成 有 效 组 件 的 整 个 过 程。安 装 集 成 电 路 芯 片（元件）的外壳时，可 以 采 用 塑 料、金属、陶瓷、玻璃等材料，通过特定的工艺将芯片（元件）包封起来，使得集成电路在工作环境和条件下能稳定、可靠地工作。半 导 体 封 装 主 要 有 机 械 保 护、电 气 连 接、机 械 连 接 和 散 热 四 个 作 用：半 导 体 封 装 的 主 要 作 用 是 通 过 将 芯 片 和 器 件 密 封 在 环 氧树脂模塑料（EMC）等 封 装 材 料 中，保 护 它 们 免 受 物 理 性 和 化 学 性 损 坏。随 着 芯 片 技 术 的 发 展，封 装 又 有 了 新 的 作 用，如功能 集 成 和系统测试等。资料来源：SK海 力士官 网，广州市 半导体 协会 2022 年中国 集成电 路封测 产 业白皮书，天 风证券 研 究所41.1.封测（封装测试）：半导体产业 链不可 或缺的 环节图：晶 圆 和 印刷电 路板特 征尺寸 的变化 情况 图：半 导 体 制作流 程与半 导体行 业划分 封 装 技 术 分 为 传 统 封 装 和 先 进 封 装：业 界 以 是 否 采 用 焊 线 来 区 分，两 种 技 术 之 间 不 存 在 明 确 的 替 代 关 系；传 统 封 装 具 有 性 价比高、产品通用性强、使用成本低、应用领域广的优点。传 统 封 装：主要是指先将晶圆切割成 单个芯片 再进行封装的工 艺，利 用 引 线 框 架 作 为 载 体，采 用 引 线 键 合 互 连 的 形 式 进 行 封装，主要包括DIP、SOP、SOT、TO、QFP 等封装形式。先 进 封 装：主要是采用键合互连并利 用封装基 板来实现的封装 技术，应 用 先 进 的 设 计 思 路 和 先 进 的 集 成 工 艺，对 芯 片 进 行 封装级重构，并 且 能 有 效 提 升 系 统 高 功 能 密 度 的 封 装，主 要 包 括 倒 装 芯 片（FlipChip，FC）封装、晶 圆 级 封 装（Wafer LevelPackage，WLP）、2.5D 封装、3D 封装等。资 料来源：恩纳 基官网，shunlongwei 官 网，Yole，广州 市半导 体协会 2022 年中国 集成电 路封测 产业白 皮书，天风 证券研 究所51.2.先进封装 vs.传统封装2019-2029先进封装路线 1970-2050半导体封装路线 先 进 封 装增加芯片功能拓展性：功 能 密 度的提升：先进封装在功能相同的情况下，可以减少空间占用；缩 短 互 连长度：先进封装将互联长度从传统封装（引线和引脚）毫米级缩短至微米级，使得性能和功耗都得以提升；实 现 系 统重构：电子系统的构建亦可以在芯片级基板级进行，在封装内部即可实现所谓系统级封装。先 进 封 装发 展趋 势：功 能 多 样化：封装对象从最初的单裸片向多裸片发展，一个封装下可能有多种不同功能的裸片；连 接 多 样化：封装下的内部互连技术不断多样化，从凸块（Bumping）到嵌入式互连，连接的密度不断提升；堆 叠 多 样 化：器件排列已经从平面逐 渐走向立 体，通 过 组 合 不 同 的 互 连 方 式 构 建 丰 富 的 堆 叠 拓 扑。先 进 封 装 技 术 的 发 展 延 伸和拓展了封装的概念，从晶圆到系统均可用“封装”描述集成化的处理工艺。资 料来源：Yole，天风 证券 研 究所61.3.1.先进封装：增加芯片功能拓展性+功能/连接/堆叠 多 样化先进封装主流 企业 先 进 封 装 发 展路线 图 全球封测产业市场规模：根 据 集 微 咨 询 预 测，2022 年 全 球 封 装 测 试 市 场 规 模 为815 亿 美 元 左 右，汽车电子、人 工 智 能、数据中心等应用领域的快速发展将推动全球封测市场持续高走，预计到2026 年将达到961 亿美元。传统封装市场规模：汽车、消费电子、工业应用中大量的模拟芯片、功率器件、分立器件、MCU 等 核 心 芯 片 对 于小 型 化 和高度 集 成 化 的 要 求 较 低，对 于 可 靠 性 和 稳 定 性 的 要 求 较 高；因 此 这 些 关 键 终 端 领 域 将 在 未 来 较 长 时 间 内 仍 将 延 续 这 一 趋 势。根据Yole 统计，2022 年，全 球 传 统 封 装 市 场 规 模 约 为430 亿 美 元，传 统 封 装 市 场 规 模 仍 大 于 先 进 封 装 市 场 规 模，并 且 在2021-2026年的CAGR=2.3%，保持稳定增长。资 料来源：Yole，集微 咨询，广州市 半导体 协会 2022 年 中国集 成电路 封测产 业白皮 书，天风 证 券研 究 所71.3.2.先进封装：产业规模持续扩大，全球先 进封装2026 年或 达482 亿 美元2019-2026年全球集成电路先进封装市场 规 模 2017-2026年全球集成电路封装测试业规 模 及增 长 率5335606756777778158228999439610%5%10%15%20%25%0200400600800100012002017 2018 2019 2020 2021 2022 2023E2024E2025E2026E全球封测产业规模（亿美元）YoY（%）290 304 350 378 408 441 475 4820%2%4%6%8%10%12%14%16%01002003004005006002019 2020 2021 2022E 2023E 2024E 2025E 2026E全球先进封装市场规模（亿美元）YoY 先 进 封 装 市 场 规 模：高端 消 费 电 子、人工智能、数 据 中 心 等 快 速 发 展 的 应 用 领 域 则 是 大 量 依 赖 先 进 封 装，故 先 进 封 装 的 成 长性 要 显 著 好 于 传 统 封 装，其 占 封 测 市 场 的 比 重 预 计 将 持 续 提 高；根据Yole 预测，全 球 先 进 封 装 市 场 规 模2026 年 或 达482 亿美元，2021-2026 年的CAGR 约8%，将为全球封测市场贡献主要增量。先进封装应用领域：根据 目 前 国 际OSAT 产 线布 局 及 业 务 情 况，预计2020-2026 年2.5/3D 堆叠、压基板ED 封 装 和扇 出 型 封 装 的平 均 年 复 合 增 长 率 较 大，分 别 为24%、25%和15%。未 来 部 分 封 装 技 术 在 特 定 领 域 将 会 有 进 一 步 的 渗 透 和 发 展，比如FO 封装在手机、汽车、网络 等领 域会有 较大增 量空 间；2.5D/3D 封装在AI、HPC、数据 中心、CIS、MEMS 传感器等 领域有 较大 增量空 间。资 料来源：Yole，集微 咨询，广州市 半导体 协会 2022 年 中国集 成电路 封测产 业白皮 书，天风 证 券研 究 所81.3.2.先进封装：产业规模持续扩大，全球先 进封装2026 年或 达482 亿 美元终 端 应 用 对 先进 封 装的 需 求 先 进 封装 占 比逐 步 提升：未 来先 进 封装 技 术在整 个 封装 市 场的 占 比正在 逐 步提 升，3D 封装、扇 型封 装（FOWLP/PLP）、微间距焊线技术，以及系统级封装（SiP）等技术的发展成为延续摩尔定律的重要途径。2022年，全 球先进 封装 市场份 额约为47.2%。由于先 进封装 市场 增速 超过行 业平均，整 个半 导体市 场中的 先进 封装 占比不断增加，预计到2026 年将超过50%的市场份额。资 料来源：Yole，集微 咨询，广州市 半导体 协会 2022 年 中国集 成电路 封测产 业白皮 书，天风 证 券研 究 所92019-2026年全球集成电路先进封装市场 规 模（亿 美元）2014-2026年全球封装市场结构1.3.2.先进封装：产业规模持续扩大，全球先 进封装2026 年或 达482 亿 美元0%10%20%30%40%50%60%70%80%90%100%传统封装 先进封装01002003004005006002019 2020 2021 2022 2023E 2024E 2025E 2026EFan-out WLCSP Flip-chip 3D Stacked ED 中 国 封测 产 业市 场 规模：2022年 中 国封 测产 业规 模 小幅 增 长，达到2995 亿 元；需 求 端5G、HPC、汽 车 电子 等 新兴应 用 蓬勃 发展，为封测行业持续成长注入动力，根据中国半导体协会与集微咨询的预测，2026年中国封测市场规模将达到3248.4 亿元。中 国封 测产 业市 场结构：随着5G、高 端消 费 电子、人工智 能等 新应 用发展 以及现 有产 品向SiP、WLP 等先进 封装 技术转 换，先进 封 装 市 场 需 求 维 持 了 较 高 速 度 的 增 长。国 内 封 测 企 业 主 要 投 资 都 集 中 在 先 进 封 装 领 域，带 动 产 值 快 速 提 升，根 据 集 微 咨 询的预测，2023 年，中国先进封装产值将达到1330 亿元，约占总封装市场的39%。资 料来源：广州 市半导 体协会 2022 年中国 集成电 路封测 产业白 皮书，集微 咨询，中国半 导体协 会，天 风证券 研究所101.4.全球半导体产业链向国内转移，封测产 业成为 中国半导 体强势 环节中 国 封 装 市 场结 构 2015-2026年中国封测行业产业规模1384 1564 1890 2194 2350 2510 2763 2995 2807 2891 3036 324810.20%13%21%16%7%7%10%8%-6%3%5%7%-10%-5%0%5%10%15%20%25%0500100015002000250030003500中国封测市场规模（亿元）YoY25%28%32%33%35%35%36%37%38%39%75%72%68%67%65%65%64%63%62%61%0%10%20%30%40%50%60%70%80%90%100%2014 2015 2016 2017 2018 2019 2020 2021 2022 2023先进封装 传统封装 封 测 是 我 国 集 成 电 路 领 域 目 前 最 具 国 际 竞 争 力 的 环 节，国 内 集 成 电 路 封 测 企 业 处 于 百 花 齐 放 竞 争 格 局：近年来，以 长 电 科 技为 代 表 的 几 家 国 内 封 测 龙 头 企 业 通 过 并 购 重 组 国 际 先 进 封 装 测 试 企 业，消 化 吸 收 并 自 主 研 发 先 进 封 装 技 术，在 先 进 封 装 领 域不断发力，现 已 具 备 较 强 的 市 场 竞 争 力，有 能 力 参 与 国 际 市 场 竞 争。2022 年中国大陆有4 家企业进入全球封测厂商前十名，分别为长电科技、通富微电、华天科技和智路联合体，全年营收分列全球第3、第4、第6 和第7 位。资 料来源：企业 年报，集微咨 询，广 州市半 导体协 会 2022 年中 国集成 电路封 测产业 白皮书，天 风证券 研究所112022 年 中国大 陆本 土综 合性 封测 企业 营收Top10NO 公司简称 先 进 封 装占比 主 要 封 装技术1 长电科技 65%Wirebonding、QFN 到WLP、FCBGA、2.5/3D2 通富微电 75%Bumping、WLCSP、FC、BGA、SiP、QFN、QFP、SO、MEMS3 天水华天 70%DIP、SOP、SiP、CSP、WLP/WLCSP、2.5D/3D(TSV)4 智路联合体 50%Bumping、WLCSP、FC、BGA、SiP、QFN、QFP、SO、MEMS5 甬矽电子 100%FCCSP、FCBGA、FC、SIP、BGA、QFN、MEMS6 华润微 10%FC、PLP、IPM、MEMS7 利普芯 5%DIP、SOP、SOT、TSSOP、QSOP、TSOT、TO、DFN、QFN、HSOL、LQFP8 蓝箭电子 5%SOT、TO、SOP9 华宇电子 15%SOP、DFN/QFN、LQFP、SOT、TO、LGA10 气派科技 25%MEMS、FC、CPC、SOP、SOT、LOFP、OFN/DFN、CDFN/COFN、DIP1.4.全球半导体产业链向国内转移，封测产 业成为 中国半导 体强势 环节先进封装 四要素：RDL、TSV、Bump、Wafer212请务必阅读正文之后的信息披露和免责申明 先 进封装 主要 由四要 素组 成：RDL（再 布线）、TSV（硅通 孔）、Bump（凸块）、Wafer（晶圆），具备其 中任意 一个要素都可以称为先进封装；其 中在先进封装的四要素 中，RDL 起着XY平面电 气延伸的作用，TSV起着Z轴电气延伸的作用，Bump 起着界面互联和应力缓冲的作用，Wafer 则作为集成电路的载体以及RDL 和TSV 的介质和载体。先进封装 是相对概念，具有以下 特点：1）封 装集 成度 高，封装体积 小；2）内部互联短，系统性能得到提升；3）单位体积内集成更多功能单元，有效提升系统功能密度。资 料来源：CEIA 电子智 造公众 号，微 纳研究 院公众 号，半 导体行 业观察 官网，天风证 券研究 所132.1.先进封装四要素：RDL、TSV、Bump、Wafer先 进 封 装 工 艺先 进 性排 序 先 进 封 装 四 要素 示 意图 Bump 是 一 种 金 属 凸 点：从倒装焊FlipChip 出现就开始普遍应用了，Bump 的 形 状 也 有 多 种，最常见的为球状和柱状，也有块状等其他形状。Bump 起 着 界 面 之 间 的 电 气 互 联 和 应 力 缓 冲 的 作 用，从Bondwire 工艺发展到FlipChip 工 艺 的 过 程 中，Bump 起到了至关重要的作用。随 着 工 艺 技 术 发 展，Bump 尺 寸 越 来 越 小：Bump 的 发 展 趋 势 是 尺 寸 不 断 缩 小，从 球 栅 阵 列 焊 球（BGA ball），其 直 径 范 围 通常在0.25-0.76mm，到 倒 装 凸 点（FC Bump），也 被 称 为 可 控 塌 陷 芯 片 焊 点（C4 solder joint），其直径范围通常在100-150m，再到微凸点（micro bump），其直径可小至2 m。资 料来源：CEIA 电子智 造公众 号，微 纳研究 院公众 号，祺 芯半导 体公众 号，天 风证券 研究所142.2.1.Bump（凸块）倒装FlipChip 示意图 混合键合技术 凸 块 制 造技 术 是诸 多 先进 封 装 技术 实 现和 发 展演 化 的 基础：经过 多 年的 发 展，凸 块 制作 的 材质 主 要有 金、铜、铜镍金、锡等，不同金属材质适用于不同芯片的封装，且不同凸块的特点、涉及的核心技术、上下游应用等方面差异较大，具体情况如下。资 料来源：艾邦 半导体 官网，天风证 券研究 所152.2.1.Bump（凸块）凸块种类 主要特点 应用领域金凸块由于金具有良好的导电性、机械加工性（较为柔软）及抗腐蚀性，因此金凸块具有密度大、低感应、散热能力佳、材质稳定性高等特点 但金凸块原材料成本相对较高主要应用于显示驱动芯片、传感器、电子标签等产品封装铜镍金凸块钢镍金凸块可适用于不同的封装形式，可提高键合的导电性能、散热性能、减少阻抗，大大提高了引线键合的灵活性；虽原材料成本较金凸块低，但工艺复杂，制造成本相对较高目前主要应用于电源管理等大电流、需低阻抗的芯片封装铜柱凸块铜柱凸块具有良好的电性能和热性能，具备窄节距的优点。同时可通过增加介电层或RDL 提升芯片可靠性应用领域较广，主要应用于通用处理器、图像处理器、存储器芯片、ASIC、FPGA、电源管理芯片、射频前端芯片、基带芯片、功率放大器、汽车电子等产品或领域锡凸块凸块结构主要由铜焊盘和锡帽构成，一般是铜柱凸块尺寸的35 倍球体较大，可焊性更强应用领域较广，主要应用于图像传感器、电源管理芯片、高速器件、光电器件等领域铜柱凸块结构 锡凸块结构 铜 镍 金 凸 块 结构资 料来源：艾邦 半导体 官网，天风证 券研究 所162.2.1.Bump（凸块）金 凸 块 工 艺 流程 铜 柱 凸 块 工 艺流程铜 镍 金 凸 块 工艺流 程植 球 焊 锡 凸 块工 艺 流程 电 镀 焊 锡 凸 块工 艺 流程 倒 片 封 装：倒片封装技术因其将芯片 上的凸点 翻转并安装于基 板等封 装体上而得名，是 一 种 实 现 芯 片 与 板（如基板）电气连接的互连技术，键 合 至 基 板 或 形 成 焊 接 凸 点 过 程 中 不 存 在 任 何 工 艺 方 面 限 制；倒 片 封 装 凭 借 其 优 越 的 电 气 性 能（不 存 在 电 气连接I/O 引脚数量和位置限制，电信号传输路径短于引线键合），已经很大程度上取代了引线键合。倒片封装体中凸点（Bump）是基于晶圆级工艺而完成的，而后续工序则与传统封装工艺相同。资 料来源：SK 海 力士官 网，天 风证券 研究所172.2.2.Bump Flip Chip(倒片封装)倒装芯片绑定 引线键合倒片封装工艺 倒 片 封 装 凸 点制作 工序 RDL（再 布 线）：旨在通过添加额外的金属层，对晶圆上已经形成的键合焊盘进行重新排列；利用重新分配层封装工艺，在晶圆原本焊盘上形成新焊盘，以承载额外的金属引线。XY平面电气延伸和互联，在芯片设计和制造时，IOPad 一般分布在芯片的边沿或者四周，不适用于FlipChip；因此RDL 在晶圆表面沉积金属层和相应介质层，并形成金属布线，对IO 端口进行重新布局，将其布局到新的，占位更为宽松的区域，并形成阵列排布。RDL 工 艺 工 序：在重新分配层工艺中，首先通过溅射工艺创建一层金属薄膜，之后在金属薄膜上涂覆厚层光刻胶。随后利用光刻工艺绘制电路图案，在电路图案的曝光区域电镀金层，以形成金属引线。由于重新分配工艺本身就是重建焊盘的工艺，因此确保引线键合强度是十分重要的。这也正是被广泛用于引线键合的材料 金，被用于电镀的原因。资 料来源：SK 海 力士官 网，CEIA 电子 智造公 众号，天风证 券研究 所182.2.3.RDL（再布线）采用RDL 技 术 的 芯片芯片剖面图RDL工艺工序 在WLP中：在FIWLP/FOWLP 中，RDL 是 最 为 关 键 的 技 术，通过RDL 将IOPad 进行扇入Fan-In或扇出Fan-Out，形 成 不 同 类 型 的晶圆级封装。在2.5D 中：除了硅基板上的TSV，RDL 同 样 不 可 或 缺，通过RDL 将网络互联并分布到不同的位置，从而将硅基板上方芯片的Bump 和基板下方的Bump 连接。在3D中：对 于 上 下 堆 叠 是 同 一 种 芯 片，通常TSV 就 可 以 直 接 完 成 电 气 互 联 功 能 了，而 堆 叠 上 下 如 果 是 不 同 类 型 芯 片，则需要通过RDL 重新布线层将上下层芯片的IO进行对准，从而完成电气互联。资 料来源：CEIA 电子智 造公众 号，天 风证券 研究所192.2.3.RDL（再布线）Wafer 晶 圆 在 半 导 体 行 业 具 有 广 泛 用 途：1）作 为 芯 片 制 造 的 基 底；2）可 以 在Wafer 上 制 作 硅 基 板 实 现2.5D 集成，3）可 以 用于WLP 晶圆级封装，作为WLP 承载晶圆。Wafer 晶 圆 尺 寸 越 来 越 大：从早先6 英 寸 到8 英 寸 到 现 在 普 遍 应 用 的12 英寸，以 及 未 来 将 要 广 泛 应 用 的18 英 寸；大 规 模 集 成 电路趋势是越来越大，工艺允许情况下，晶圆尺寸越大，效率越高，成本越低。资 料来源：CEIA 电子智 造公众 号，天 风证券 研究所202.2.4.Wafer（晶圆）晶圆尺寸变化 Wafer 晶圆示意图 晶 圆 承 载 系 统 工 艺：是指 针 对 晶 圆 背 面 减 薄 进 行 进 一 步 加 工 的 系 统，该 工 艺 一 般 在 背 面 研 磨 前 使 用。晶 圆 承 载 系 统 工 序 涉 及两 个 步 骤：首 先 是 载 片 键 合，需 将 被 用 于 硅 通 孔 封 装 的 晶 圆 贴 附 于 载 片 上；其 次 是 载 片 脱 粘，即 在 如 晶 圆 背 面 凸 点 制 作 等 流程完工后，将载片分离。晶 圆 边 缘 切 筋 工 艺：对于 采 用 硅 通 孔 工 艺 封 装 的 晶 圆，在 其 进 行 载 片 键 合 前，应 先 对 晶 圆 正 面 边 缘 进 行 切 筋 并 去 除 修 剪 部 分。资 料来源：SK 海 力士官 网，天 风证券 研究所212.2.4.Wafer（晶圆）晶圆尺寸变化 未 切 筋 与 切 筋后的 晶圆边 缘对比 TSV硅通孔：主要功能是Z 轴 电 气 延 伸 和 互 联，TSV 按 照 集 成 类 型 的 不 同 分 为2.5DTSV 和3DTSV，2.5DTSV 是 指 的 位 于 硅 转 接 板Interposer 上的TSV，3DTSV 是 指贯 穿芯 片体 之中，连接 上下 层芯 片 的TSV。TSV 尺寸 范围 较大，大TSV 直 径可 以 超过100微米，小TSV 直径小于1 微米，目前最先进的TSV 工艺可以在1 平方毫米硅片上制作高达10万-100万个TSV。Via-lastTSV：TSV 制作 可以集成到生产工艺 的 不同阶段，通常放在晶 圆制造阶段为Via-first，封装阶段为Via-last（该方案可以不改变现有集成电路流程和设计，目前业界已开始在高端的Flash 和DRAM 领域采用Via-last技术，即 在 芯 片 周 末 进行 硅 通 孔的TSV 制作，然后进行芯片或晶圆层叠。资 料来源：CEIA 电子智 造公众 号，天 风证券 研究所222.2.5.TSV（硅通孔）异构集成3D芯片 TSV示意图 Via-middle（中 通 孔）封 装 工 艺：首先在晶圆制造过程中形成通孔，随后在封装过程中，于 晶 圆 正 面 形 成 焊 接 凸 点。之后将晶圆贴附在晶圆载片上并进行背面研磨，在晶圆背面形成凸点后，将晶圆切割成独立芯片单元，并进行堆叠。中 通 孔 基 本 工 序：首 先在 晶 圆 上 制 作 晶 体 管，随 后 使 用 硬 掩 模 在 硅 通 孔 形 成 区 域 绘 制 电 路 图 案，之 后 利 用 干 刻 蚀 工 艺 去 除 未覆 盖 硬 掩 膜 的 区 域，形 成 深 槽；再 利 用CVD 工 艺 制 备 绝 缘 膜（用 于 隔 绝 填 入 槽 中 的 铜 等 金 属 物 质，防 止 硅 片 被 金 属 物 质 污染）；此 外 绝 缘 层 上 还 将 制 备 一 层 金 属 薄 层（将被用于电镀铜层）作 为 屏 障；电 镀 完 成 后，采用CMP 技 术 使 晶 圆 表 面 保 持平滑，同时清除其表面铜基材，确保铜基材只留在沟槽中。资 料来源：SK 海 力士官 网，天 风证券 研究所232.2.5.TSV（硅通孔）晶圆级封装：Fan-in&Fan-out&技术延展324请务必阅读正文之后的信息披露和免责申明 WLP（晶圆级封装）：晶圆级封装和传统封 装 不同，在 封 装 过 程 中 大 部 分 工 艺 都 是 对 晶 圆 进 行 操 作，即 在 晶 圆 上 进 行 整 体封装，封 装 完 成 后 再 进 行 切 割 分 片；WLP分为Fan-in（扇 入 型）和Fan-out（扇 出 型），都 采 用 了 将 锡 球（I/O 端子）直接连接到芯片上的封装方法，而无需基板等媒体。晶圆级封 装优势：1）封装尺寸小，几乎等于 芯片尺寸；2）高传输 速度，高效能表现；3）高密度连接，提高单 位面积连接密度；4）生 产 周 期 短，WLP 从 芯 片 制 造 到 成 品 的 中 间 环 节 大 大 减 少，生 产 效 率 高；5）工 艺 成 本 低，WLP 在 硅 片 层 面 上 完 成 封装测试，以批量化生产方式达到成本最小化目标。资 料来源：SK 海 力士官 网，克 洛智动 未来公 众号，天风证 券研究 所253.1.晶圆级封装：基本介绍扇 入 型 与 扇 出型晶 圆级封 装示意 图 晶 圆 级 封 装 示意图 WLCSP封装：WLCSP 封装在智能手机和可穿戴设备等通信和消费类应用的明显的增长趋势；根据Yole 数据，随着WLCSP 封装规模增加，2022-2026年WLCSP 封装的CAGR 约为4.7%，预计2026年市场规模或将超30亿元。扇 出型 封装：根据Yole 预计，扇出型 封装（晶 圆和面 板）的2022-2026 年CAGR 预计为12.0%，主要 原因是 台积 电的InFO 成功打入苹果供应链。到2026年，整体扇出封装市场预计将达到35亿美元。资 料来源：广州 市半导 体协会，天风 证券研 究所263.2.晶圆级封装：预计2026 年 市场 规 模 或将 超30 亿元扇 出 型 封 装 市场规 模及预 测 3D 堆 叠 封 装 市 场 规模及 预测14 15 20 22 26 29 32 355%36%10%16%13%9%10%0%5%10%15%20%25%30%35%40%05101520253035402019 2020 2021 2022 2023 2024 2025 2026扇出型封装（亿美元）增长率20 23 26 26 28 28 29 3215%13%0%5%0%4%11%0%2%4%6%8%10%12%14%16%051015202530352019 2020 2021 2022 2023 2024 2025 2026WLCSP（亿美元）增长率 Fan-in（扇入型）：封装布线、绝 缘 层 和 锡 球 直 接 位 于 晶 圆 顶 部，封 装 尺 寸 与 芯 片 尺 寸 相 同；由 于 锡 球 直 接 固 定 在 芯 片 上，无 需 基 板 等 媒 介，电 气 传 输 路 径 相 对 较 短，电 气 特 性 得 到 改 善；工 艺 成 本 较 低，主 要 应 用 于 面 积 较 小、引 脚 数 量 少 的 芯 片；但因采用硅芯片作为封装外壳，物理和化学防护性能较弱，连接封装与PCB 基板的锡球会承受更大应力，削弱可靠性。Fan-out（扇出型）：随着IC 工艺提升，芯 片 面 积 缩 小，芯 片 面 积 内 无 法 容 纳 足 够 的 引 脚 数 量，因此衍生出Fan-OutWLP 封装形态，实 现 在 芯 片 面 积 范 围 外 充 分 利 用RDL 连接，以 获 取 更 多 的 引 脚 数；由 于 要 将RDL 和Bump 引 出 到 裸 芯 片 的 外 围，因此需要 先 进 行 裸 芯 片 晶 圆 的 划 片 分 割，然 后 将 独 立 的 裸 芯 片 重 新 配 置 到 晶 圆 工 艺 中，并 以 此 为 基 础，通 过 批 量 处 理、金 属 化 布 线互连，形成最终封装。资 料来源：SK 海 力士官 网，CEIA 电子 智造公 众号，天风证 券研究 所273.3.晶圆级封装分类：Fan-in&Fan-out InFO（Integrated Fan-out）：台 积电 于2017 年开发，是在FOWLP 工艺上集成，多 个 芯片Fan-Out 工 艺 集 成；给予 了 多 个 芯片集成的空间，可应用于射频和无线芯片封装，处理器和基带芯片封装，图形处理器和网络芯片封装。苹果从 iPhone 7 就开始InFO 封装，苹果和台积电的加入使市场开始逐渐接受并普遍应用FOWLP（InFO）封装技术。EMIB（嵌 入 式 多 芯 片 互 连 桥）：英 特 尔 提 出 并 积 极 应 用，EMIB 是 属 于 有 基 板 类 封 装，因为EMIB 也没有TSV，因 此 属 于XY 平面延伸的先进封装技术；相比传统2.5D 封装，EMIB 技术具有正常的封装良率、无需额外工艺、设计简单。资 料来源：CEIA 电子智 造公众 号，半 导体行 业观察 公众号，电子 工程世 界，天 风证券 研究所283.4.FOWLP 技 术 延伸 形 式EMIB示意图 InFo示意图InFo示意图（2.5D封装）FOPLP（面 板 级 封 装）：是FOWLP 技 术 的 延 伸，在 更 大 面 积 的 方 型 载 板 进 行Fan-out 制程，其Panel 载 板 可 以 采 用PCB 载板，或 者 液 晶 面 板 用 的 玻 璃 载 板。FOPLP 采 用 了PCB 上 的 生 产 技 术 进 行RDL 的生产，其线宽、线 间 距 目 前 均 大 于10um，采用SMT设备进行芯片和无源器件的贴装，由于其面板面积远大于晶圆面积，因而可以一次封装更多的产品。面板级 封装成本优势 更显著：根据Yole 报告，例如FOWLP技术面 积使 用率95%，可以放 置更多的芯片数，成本也比FOWLP 便宜；面板级封装的成本与晶圆级封装相比将会降低66%。资料来源：CEIA 电 子 智 造公 众号，半导体 行业观 察公众 号，艾 邦半导 体网公 众号，天风证 券研究 所293.5.FOPLP（面板级封装）WAFER 与PANEL利用率情况 FoPLP VS FOWLPFOWLP加工流程图 先 进 封 装 工 艺 分 为 三 段：第一段晶圆级工艺，第二段芯片级封装工艺，第三段塑料封装工艺及以后。晶 圆 级 工 艺：晶 圆 级 封装 是 指 晶 圆 切 割 前 的 工 艺，所有工艺都是在晶圆上 进行加工，晶 圆 级 封 装 五 项基 本 工 艺 包 括 光 刻（Photolithography）工艺、溅射（Sputtering）工艺、电镀（Electroplating）工艺、光刻胶去胶（PR Stripping）工艺和金属刻蚀（Metal Etching）工艺。基 本 流 程：晶圆测试后，根据需求在晶圆上制 作绝缘层；初次曝光后，绝 缘 层 通 过 光 刻 技 术 再 次 对 芯片焊盘进行曝光；通过 溅射工艺在晶圆表面涂 覆金属层；之后涂覆光刻胶 以形成电镀层，并 通 过 光 刻工艺绘制图案，再 利 用 电 镀 形 成 一 层 厚 的 金 属 层。电镀完成后，进 行 光 刻 胶 去 胶 工 艺，采 用 刻 蚀 工 艺去除剩余的薄金属层。最后，电 镀 金 属 层 就 在 晶 圆表面制作完成了所需图 案（这些图案可充当扇 入型WLCSP 的引线、重新分配层封装中的焊盘 再分 布，以及倒片封装中的凸点）。资 料来源：双翌 科技官 网，SK海力士 官网，电子发 烧友 官网，先 进封装 关键工 艺设备 面临的 机遇和 挑战_ 王志越 等，天 风证券 研究所303.6.晶圆级工艺晶 圆 级 封 装 工艺流 程 光 刻 工 艺：是一种电路图案绘制工艺，首 先 在 晶 圆 上 涂 覆 一 层 被 称 为“光刻胶”的 光 敏 聚 合 物，然 后 透 过 刻 有 所 需 图 案 的 掩模，选 择 性 地 对 晶 圆 进 行 曝 光，对 曝 光 区 域 进 行 显 影，以 绘 制 所 需 的 图 案 或 图 形。在 晶 圆 级 封 装 中，光 刻 工 艺 主 要 用 于 在 绝缘层上绘制图案，进而使用绘制图案来创建电镀层，并通过刻蚀扩散层来形成金属线路。完 成 光 刻 胶 涂 覆 和 前 烘 后，接 下 来 就 需 要 进 行 曝 光。通过照射，将 掩 模 上 的 图 案 投 射 到 晶 圆 表 面 的 光 刻 胶 上，晶 圆 级 封 装 通常 采 用 掩 模 对 准 曝 光 机 或 步 进 式 光 刻 机 作 为