证券研究报告行业研究 计算机应用 计算机应用 行业 1 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Main 深 思美国 EDA 强盛 之 路 ， 坐 看 国产 EDA 星火燎原 增持 （ 维持 ） 投资要点 EDA 是现代芯片 设计 的“工业母机” 。 EDA 全称是电子设计自动化 ， 是指 用于 辅助完成超大规模集成电路芯片设计、制造、封装、测试整个流程的计算机软件 。随着芯片设计的复杂程度不断提升， EDA 已经渗透到芯片设计生产的各个环节， 不借助 EDA 已经无法完成芯片设计 。 EDA 杠杆效应 显著 ， 根据 ESD Alliance 和 WSTS 数据， 2020 年全球 EDA 市场规模仅 为 115亿美元，却撬动着 4404亿美元市场规模的半导体行业 ， 一旦 EDA这一产业链基础出现问题，整个集成电路产业都会受到重大影响 ， EDA 行业也是 最 容易被“卡脖子”的关键领域 。 全球 EDA 市场 寡头垄断 ， 中国 EDA 市场快速增长 。 根据 ESD Alliance数据， 2020 年全球 EDA 市场规模为 115 亿美元， 2010-2020 年 10 年复合增速为 8%， 市场规模平稳增长； 2020 年，全球市场 三大巨头 营收 市占率近 70%，格局稳定。 根据赛迪智库数据， 2020 年 中 国 EDA 市场销售额 为66.2 亿元， 2018-2020 年复合增速为 21.42%，远高于全球 同期 增速 。 2020年美国三大巨头占中国 EDA 市场 营收 份额 的 78%，国产化率不足 15%，国产 替代空间 广阔 。 它山之石，可以攻玉， 从美国 EDA 强盛 看产业发展规律 。 1）政府支持是基石 。 EDA 的基础研究难度高、周期长 ，前期投入回报较小 。 美国 NSF、SRC 和国防部等 政府 机构 自 20 世纪 80 年以来每年投入千万美元级资金支持 EDA 发展。 2）人才是核心。 一个 EDA 人才从高校课题研究到能够真正实践从业，往往需要十年的时间 ，因此， EDA 人才培养体系很重要。3）技术研发是动力。 EDA 开发涉及到计算机、物理、数学等多方面知识 ，技术壁垒极高 。 同时， 芯片设计更迭速度不断加快， EDA 软件公司需要不断加大研发投入 推动技术进步 。 4）生态协同是保障。 芯片设计的先进工艺是由晶圆厂、设计公司和 EDA 软件厂商共同推进的成果。 EDA 软件的进步需要得到 生态伙伴的即时 反馈 和参数共享 。 5）并购是扩张的重要手段。 EDA 细分领域繁多，技术迭代 速度快，不断有具备新技术的小公司出现。 客户 倾向于 EDA 厂商提供 完整解决方案， 鉴于细分赛道属于利基市场， 自 研 技术去取代这些公司成本较高， 因此 并购是最佳选择。 国产 EDA 星星之火 ， 可以燎原 。 在 中美博弈进入深水区的当下 ， EDA 国产化势在必行 。 政策方面，“十四五”软件和信息技术服务业发展规划明确提出重点突破工业软件，其中 EDA 软件被明确列出。 资本方面， 根据芯思想研究院数据， 2020 年 EDA 行业融资次数已经达到 16 次 。 2020年国内已 设立 约 49 家 EDA 企业， 从各个领域进行 技术 突破， 截至 2021年 12 月 30 日， 国内已有 4 家 EDA 企业申请 IPO，其中，概伦电子已经上市 。 根据赛迪智库数据， 2018-2020 年 EDA 国产化市场 营收 份额逐步由 6%提升至 11%，国产化步伐逐步加快 。 投资要点 ： EDA 是现代芯片设计必不可少的工具，是 最 容易 被“卡脖子”的关键工业软件 ， 在电子产业 杠杆效应、经济效应 显著 。 虽然目前国产化率较低， 国内外差距较大 ，但 在政策 和资本 推动下， 国产 EDA 市场份额正 在逐步提升。 国产 EDA 刚刚起步 ， 在 细分 领域 正在 形成比较优势 ， 建议关注 已经申请 IPO 的 四家 EDA 公司：华大九天、概伦电子 （已上市） 、广立微、思尔芯。 风险提示： 政策支持力度不及预期；技术研发进度不及预期；生态建设不及预期。 Table_PicQuote 行业走势 Table_Report 相关研究 1、计算机应用行业：透过“十四五”规划，再看软件行业投资机会 2021-12-07 2、计算机应用行业：国企改革乘风破浪，中国电科直挂云帆 2021-11-19 3、计算机应用行业：中国电科国企改革大幕拉开 2021-11-15 Table_Author 2021 年 12 月 31 日 证券分析师 王紫敬 执业证号： S0600521080005 021-60199781 研究助理 王世杰 -17%-11%-6%0%6%11%17%2020-12 2021-04 2021-08沪深 300 计算机应用 (申万 ) 2 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 内容目录 1. EDA 是 “半导体皇冠上的明珠 ” . 5 1.1. EDA 是用于 IC 设计生产的工业软件 . 5 1.2. EDA 的分类 . 6 1.3. EDA 的历史：从 CAD 到 EDA . 11 1.4. EDA 的未来： 与先进技术结合 . 12 2. 全球 EDA 市场寡头垄断，国产 EDA 市场快速增长 . 13 2.1. 全球 EDA 市场平稳发展，三大巨头垄断 . 13 2.2. 中国 EDA 市场增长迅速，国产化率极低 . 20 2.3. IP 业务是 EDA 新增长极 . 21 3. 从美国 EDA 强盛之路看 EDA 产业发展规律 . 22 3.1. 政府支持是基石 . 22 3.2. 人才、技术和生态是 EDA 行业的核心竞争要素 . 27 3.3. 并 购是 EDA 厂商扩张的重要手段 . 29 4. 国产 EDA 星星之火可以燎原 . 31 4.1. 从中外对比看国产 EDA 现状 . 31 4.2. EDA 国产化势在必行 . 34 4.3. 三十年发展， EDA 国产之火点亮 . 35 5. 四家典型国产 EDA 公司引领 EDA 国产化浪潮 . 40 5.1. 华大九天：国产 EDA 之巅，唯一国家队 . 40 5.2. 概伦电子：国产 DTCO 引领者 . 42 5.3. 广立微：成品率提升领域全流程覆盖，独特的制造类 EDA 中坚力量 . 45 5.4. 思尔芯：原型验证市场全球排名第二 . 47 6. 投资建议 . 50 7. 风险提示 . 50 3 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图表目录 图 1： EDA 涉及集成电路的各个方面 . 5 图 2： EDA 行业杠杆效应显著 . 6 图 3：芯片设计层级 . 7 图 4：数字芯片设计流程 . 8 图 5：模拟芯片设计流程 . 9 图 6： 集 成电路领域 EDA 工具 . 11 图 7： EDA 发展的四个阶段 . 12 图 8：后摩尔时代集成电路技术演进路程 . 13 图 9：全球 EDA 市场规模 2020 年为 115 亿美元 . 14 图 10： 2014-2020 年全球芯片市场规模（百亿美元） . 14 图 11：全球 EDA 行业竞争梯队 . 16 图 12： 2020 年三大巨头全球市场营收份额 . 16 图 13： Synopsys 2020 年营收为 36.85 亿美元 . 17 图 14： Synopsys 2018-2020 年营收拆分 . 17 图 15： Cadence 2020 年营收为 26.83 亿美元 . 18 图 16： Cadence 2018-2020 年营收拆分 . 18 图 17： Mentor Graphics 2016 年营收为 12.82 亿美元 . 19 图 18： Mentor Graphics 2015-2017 年营收拆分 . 19 图 19： 2018-2020 年我国 EDA 市场销售额增长迅速 . 21 图 20： 2020 年中国 EDA 市场营收国产化率极低 . 21 图 21： 2018-2020 年 EDA 国产化率逐步提升 . 21 图 22： 2008-2020 年全球 EDA 市场细分领域业务占比情况 . 22 图 23： Synopsys 和 Cadence IP 相关业务营收占比逐渐提升 . 22 图 24： NSF 和 SRC 协助 EDA 企业跨过创新死亡谷 . 24 图 25：美国国防部电子复兴计划（ ERI）计划架构图 . 25 图 26： STARnet 计划连接大学研究中心 . 26 图 27： 2019-2020 年 Synopsys 人才项目成果 . 27 图 28： EDA 全球三巨头 2006-2020 年保持高研发费用率 . 28 图 29： 全球三大巨头研发费用逐年递增（亿美元） . 28 图 30：全球 EDA 三大巨头产业链伙伴列举 . 29 图 31：三大巨头自成立至 2021 年 4 月收并购次数 . 30 图 32： Synopsys 成立以来收购列举 . 31 图 33：非数字 IC 设计领域公司产品覆盖情况 . 32 图 34：数字 IC 设计领域公司产品覆盖情况 . 32 图 35： Synopsys 和 Cadence 也是全球 IP 巨头 . 33 图 36： 2018-2020 年我国 EDA 行业人才情况 . 34 图 37：国产 EDA 30 余年艰难发展 . 36 图 38：中国 EDA 行业年度完成融资次数快速增加 . 37 图 39：国产 EDA 厂商数量在 2008 年后增速加快 . 38 图 40：华大九天发展历程 . 40 图 41：华大九天产品线 . 41 图 42： 华大九天 2020 年营收 4.15 亿元 . 41 4 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图 43：华大九天 2020 年归母净利润 1.04 亿元 . 41 图 44：华大九天 2018-2020 年营收拆分 . 42 图 45：华大九天 2018-2020 年研发费用率维持在 40%以上 . 42 图 46：概伦电子发展历程 . 43 图 47：概伦电子主要产品及服务 . 43 图 48： 概伦电子 2020 年营收 1.37 亿元 . 44 图 49： 概伦电子 2020 年归母净利润 0.29 亿元 . 44 图 50：概伦电子 2018-2020 年营收拆分 . 45 图 51：概伦电子 2018-2020 年研发费用维持在 36%以上（扣除股份支付影响） . 45 图 52：广立微发展历程 . 45 图 53：广立微主要产品 . 46 图 54： 广立微 2020 年营收 1.24 亿元 . 46 图 55： 广立微 2020 年归母净利润 0.50 亿元 . 46 图 56：广立微 2018-2020 年营收拆分 . 47 图 57：广立微 2018-2020 年研发费用逐年增长 . 47 图 58：思尔芯发展历程 . 48 图 59：思尔芯主要产品及服务 . 48 图 60： 思尔芯 2020 年营收 1.33 亿元 . 49 图 61： 思尔芯 2020 年归母净利润为 0.10 亿元 . 49 图 62：思尔芯 2018-2020 年营收拆分 . 49 图 63：思尔芯 2018-2020 年研发费用快速增长 . 49 表 1：半定制设计和全定制设计的区别 . 7 表 2： 2019 年全球 EDA 市场情况 . 14 表 3： 三大巨头产品对比 . 19 表 4： 半导体研究联盟（ SRC）成员 . 23 表 5：美国国防部在电子复兴计划（ ERI）第一批项目中对 EDA 公司的补贴情况 . 25 表 6： 2018 年美国国防部在电子复兴计划（ ERI）第一批项目中对 EDA 研究学校的补贴 . 26 表 7： Synopsys 与国内外知名高校展开合作 . 27 表 8： 国产 EDA 公司与三大巨头支持最先进制程对比 . 33 表 9： 华为哈勃投资 EDA 公司情况 . 35 表 10： 2021 年 EDA 行业相关 支持政策 . 36 表 11： 2008 年后，国内 EDA 企业数量快速增加 . 38 表 12： 华大九天 IPO 募集资金主要用途 . 40 表 13： 概伦电子 IPO 募集资金主要用途 . 44 表 14：广立微 IPO 募集资金主要用途 . 47 表 15： 思尔芯 IPO 募集资金 主要用途 . 49 5 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 1. EDA 是“半导体皇冠上的明珠” 1.1. EDA 是用于 IC 设计生产的工业软件 EDA 是用来辅助超大规模集成电路设计生产的工业软件。 EDA 全称是电子设计自动化（ Electronic Design Automation） ， 是指 用于 辅助完成超大规模集成电路芯片 设计、制造、封装、测试 整个流程 的计算机软件 。随着芯片设计的复杂程度不断提升，基于先进工艺节点的集成电路规模可达到数十亿个半导体器件， 不借助 EDA 已经无法完成芯片设计 。 EDA 与产业链结合愈加紧密，已经成为提高设计效率、加速技术进步的关键推手。 EDA 几乎涉及集成电路的各个方面。 在 设计生产流程方面， EDA 被应用在 芯片系统 的 设计、制造、封装、测试全流程， 涉及 给芯片设计公司使用的设计类软件和给晶圆厂使用的晶圆制造软件等。从电子系统层级上看， EDA 包括芯片、多芯片模块和印制电路（ PCB）板多个层级。 图 1： EDA 涉及集成电路的各个方面 数据来源： 超大规模集成电路物理设计， CSDN， 东吴证券研究所 EDA 杠杆效应、经济效应 显著 。 根据 ESD Alliance 和 WSTS 数据， 2020 年 全球EDA 市场规模仅为 115 亿美元，却撬动着 4404 亿美元市场规模的半导体行业。 一旦EDA 这一产业链基础出现问题，整个集成电路产业都会受到重大影响， EDA 行业也是最 容易被外国“卡脖子”的关键领域。 此外， EDA 对于节省芯片设计成本有着举足轻重的作用 。 根据加州大学圣迭戈分校 Andrew Kahng 教授在 2013 年的推测， 2011 年设计一款消费级应用处理器芯片的成本约 4,000 万美元，如果不考虑 1993 年至 2009 年的EDA 技术进步，相关设计成本可能高达 77 亿美元， EDA 技术进步让设计效率提升近200 倍 。以新思科技（ Synopsys） 2021 年 8 月 推出的 EDA 设计平台 DSO.ai 为例， 通过引入人工智能，芯片设计中不需要去完整模拟无数次可能的布局，可以让芯片设计在研发成本上减半，研发时间甚至也可以从 24 个月减少到 2 周。 EDA制造设计PCB多芯片模块芯片封装测试 6 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图 2： EDA 行业杠杆效应 显著 数据来源： ESD Alliance， WSTS， 东吴证券研究所 1.2. EDA 的分类 针对不同种类芯片， EDA 有不同的工具。 集成电路芯片（ Integrated Circuit Chip，简称 IC）从结构上可以分为数字 IC、模拟 IC 和数模混合 IC。 数字 IC 指用于传递、加工、处理数字信号（ 0 或 1 的非连续信号）的 IC。 模拟 IC 指处理连续性的光、声音、速度、温度等自然模拟信号的 IC。 数模混合 IC 指同时包含模拟电路部分和数字电路部分的 IC。数模混合 IC 中通常模拟电路是核心，数字电路用来控制模拟电路实现特定的算法。 在 IC 设计部分， EDA 软件主要有模拟 IC 和数字 IC 的两大类设计软件。 从设计步骤上芯片设计分为前端设计和后端设计。 前端设计和后端设计并没有统一严格的界限，根据具体公司和产品会略有不同。一般来讲用设计的电路实现想法就是前端设计 ； 将设计的电路制造出来，在工艺上实现想法就是后端设计。这就好比修盖房屋，建筑设计图就属于前端设计，设计出房子的外部造型和内部结构；建筑施工图属于后端设计，细化到建筑 施工的步骤、方法和 材料的用量 、 选 择 。 从设计维度上芯片设计可以分为五个层级。 设计类 EDA 工具根据设计方法学的不同，按照设计层级自上而下，可进一步细 分为行为级、系统级、 RTL 级、门级、晶体管级 EDA 工具。各层级 EDA 工具的仿真和验证精度依次提升、速度依次降低，其拟实现的目标和应用场景也有所不同。例如高层级的系统和行为级仿真和验证主要适用于产品设计早期的原型验证，评估产品原型的性能和功能；最底层的晶体管级仿真和验证则主要决定了最终产品的性能和良率。 针对于大规模集成电路，设计方法往往从系统和行为级设计开始，逐层设计、仿真、验证和实现，并输出可以交付制造的晶体管级版图信息。 115亿美元4404亿美元2020 年全球EDA 市场规模2020 年全球半导体市场规模 7 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图 3： 芯片设计层级 数据来源： CSDN，东吴证券研究所 数字芯片和模拟芯片设计流程有很大不同。 数字 IC 设计主要在抽象级别上完成，不需要关注门 /晶体管级放置和路由的细节，对设计人员经验要求 相对 较低。模拟 IC 设计通常涉及每个电路的个性化 特 点，甚至涉及每个晶体管的大小和细节，设计和验证更为复杂，对设计人员经验要求更高。 从设计自动化程度上芯片设计又可以分为全定制、半定制设计，全定制主要用于模拟芯片，半定制用于数字芯片。 全定制设计 是指基于晶体管级，所有器件和互连版图都用手工生成的方法。这种设计的很多工作要由人工完成，不便于直接利用现 存电路的成果，设计周期较长，成本也高。全定制设计多用于模拟 IC 和数模混合 IC。 半定制设计是基于门阵列和标准单元的，按用户所需功能，把成熟的、已优化的单元连接起来。半定制设计成本低、周期短、芯片利用率低，适合于小批量、速度快的生产，多用于数字IC。 正因为数字芯片在抽象级别上完成，且对自动化程度要求更高，因此数字 IC类 EDA工具 的 技术 门槛 更高。 表 1：半定制设计和全定制设计的区别 半定制 全定制 底层单元基于 标准单元 晶体管级 自动化程度 RTL可自动映射到门级网表；自动化程度较高 所有器件和互连版图都用手工生成，需要设计经验，自 动化程度较低 首先设计的部分 代码级系统设计 满足功能的电路 生产规模 小批量生产 大批量生产 生产难度 成本低、周期短 成本高、周期长 行为级系统级RTL 级门级晶体管级精度提升定义电路的功能和外部特性，将点分为若干个抽象的功能模块。电路要描述成相互连接的若干个典型逻辑部件和控制其数据传输的状态机。使用硬件描述语言完成，数字电路都是由寄存器和寄存器之间的组合逻辑电路实现的，寄存器用来保存数据，组合电路用于传输数据。描述的电路元件基本是门或与此同级别的元件。描述的电路元件为最基础的晶体管。 8 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 设计重点 更加依赖 EDA 软件进行仿真验证 相比而言，依赖设计经验进行优化布局布线设计 适用芯片种类 数字 IC 模拟 IC 数据来源： CSDN， 东吴证券研究所 图 4： 数字芯片设计流程 数据来源： CSDN， 东吴证券研究所 9 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图 5： 模拟芯片设计流程 数据来源： CSDN， Synopsys 官网，东吴证券研究所 数字芯片设计流程中涉及到的环节如下： 系统架构设计。 首先要明确芯片规格，包括芯片需要达到的具体功能和性能方面的要求，给出一个列表。然后，芯片架构师会根据芯片规格要求，给出设计解决方案和具体的实现架构，划分功能模块，将不同的功能模块交给不同的小组来完成。 HDL 编码。 使用硬件描述语言（ VHDL、 Verilog HDL 等）将模块功能以代码来描述实现，形成 RTL（寄存器传输级）代码。 仿真验证。 仿真验证就是检验代码编写设计的正确性，检验标准就是预先设定好的芯片规格。如有不满足的地方，需要修改直至满足。 逻辑综合。 逻辑综合就是把设计实现的 HDL 代码翻译成门级网表（ Netlist）。综合会设定约束条件，如面积、时序等目标参数。综合完成之后需要再次仿真验证（称为后仿真，之前的仿真称为前仿真）。 加入 DFT（ Design for test），可测性设计。 加入 DFT 的目的就是在设计的时候就考虑将来的测试。 DFT 的常见方法就是在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。 静态时序分析（ Static Timing Analysis， STA）。 STA 是验证的一个步骤，检查电路的建立时间和保持时间是否违例。当一个寄存器出现两个时序违例时，将无法正常工作。 规格与架构设计电路设计电路仿真版图设计版图仿真版图验证前端设计后 端设计得到晶体管级网表得到给晶圆厂的物理版图 10 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 形式验证。 形式验证从功能上（ STA 是时序上）对综合后的网表进行验证。典型的形式验证方法是等价性检查方法，以功能验证后的 HDL 设计为参考，对比综合后的网表功能，检查两者功能是否等价，确保逻辑综合步骤未改变原先 HDL 描述的电路功能。 前端设计的流程结果是得到了芯片的门级网表（用门级电器元件描述电路元件相互之间连接关系 的文件）。 后端设计： 布局规划（ Floor plan）。 布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置。宏单元模块有 IP 模块、 RAM、 I/O 引脚等。 时钟树综合（ Clock Tree Synthesis， CTS）。 时钟树综合就是时钟的布线。时钟信号在数字芯片中具有指挥作用，相当于人的心脏。设计中需要布线使得从同一个时钟源发出的时钟信号尽可能同时到达各个寄存器。 布线（ Place & Route）。 这里的布线就指的是普通电信号的布线。平时常说的制程加工工艺就是这里的金属布线可以达到的最 小宽度，从微观上看就是 MOS 管的沟道长度。 寄生参数提取。 由于导线本身存在电阻，相邻导线之间的 互感、 耦合电容会在芯片内部产生信号噪音 、 串扰和反射，这些干扰的值，称之为寄生参数。需要提取寄生参数进行再次的分析验证，分析信号是否完整。 版图物理验证。对完成布线的物理版图进行功能和时序上的验证。 主要的验证项目有 LVS（ Layout Vs Schematic），将版图与逻辑综合后的门级电路图进行对比验证； DRC（ Design Rule Checking），设计规则检验，检查连线间距，连线宽度是否满足工艺要求；ERC（ Electrical Rule Checking），电子规则检验，检查短路和开路等电气问题。 后端设计的结果是得出可以让晶圆厂用来加工的物理版图（ GDS II 格式）。 模拟芯片设计流程： 定义设计规格： 定义电路的功能，设计的性能、功耗和面积（即成本）目标。 电路设计： 不同于数字电路设计是 RTL 级的设计，模拟芯片是根据需求，设计晶体管级的模拟电路结构。 电路仿真（前仿真）。 这一步采用模拟芯片设计专有的 SPICE 仿真工具对设计的电路进行仿真。 模拟电路前端设计的结果是得出晶体管级的网表（用晶体管级电器元件描述电路元件相互之间连接关系的文件）。 版图设计。 按照设计规则，绘制电路图对应的版图几何图形。版图不仅反映了电路 11 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图的连接关系和各种元器件规格，也反映了芯片的制造过程和工艺。 版图验证。 版图设计完之后，要进行一系列检验确定版图是能够准确反映设计功能并且无错的。主要验证版图的工艺规则、电气规则以及版图电路图一致性检查等。 后仿真。 后仿真需要输入包含原始信息和寄生信息的网表，是最接近真实电路的网表文件。 后端设计的结果是得出可以让晶圆厂用来加工的物理版 图（ GDS II 格式）。 按照集成电路产业链划分，集成电路 EDA 工具可以分为制造类 EDA 工具、设计类 EDA 工具及封测类 EDA 工具。 器件建模及仿真类工具属于制造类 EDA 工具，晶圆厂借助器件建模及仿真、良率分析等制造类 EDA 工具来协助其工艺平台开发。设计类EDA 工具则是基于 晶圆厂或代工厂提供的 PDK 或 IP 及标准单元库为芯片设计厂商提供设计服务，芯片设计厂商采用设计类 EDA 工具完成芯片的设计。封装类 EDA 工具主要是提供封装方案设计及仿真的功能，从而帮助芯片设计企业完成一颗芯片全生命周期的设计服务。 图 6： 集成电路领域 EDA 工具 数据来源： 概伦电子 招股说明书 ，东吴证券研究所 1.3. EDA 的历史： 从 CAD 到 EDA 第一阶段：计算机辅助设计（ CAD）时代。 在集成电路应用的早期阶段，集成电路集成度较低，设计、布线等工作由设计人员手工完成。 20 世纪 70 年代中期开始，随 着芯片集成度的提高，设计人员开始尝试将整个设计工程自动化，使用计算机辅助 设计（ CAD） 进行晶体管级版图设计、 PCB 布局布线、设计规则检查、门级电路模拟和测试等流程。 第二阶段：计算机辅助工程（ CAED）时代。 1980 年 卡弗尔米德和琳康维 发表的论文超大规模集成电路系统导论提出了通过编程语言来进行芯片设计，是电子设计自动化发展的重要标志。 EDA 工具也在这个时期开始走向商业化，全球 EDA 技术领导厂商新思科技 （ Synopsys）、楷登电子 （ Cadence） 、 西门子 EDA（ 2017 年收购的 Mentor 12 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 Graphics） 分别于 1986 年、 1988 年和 1981 年在美国成立。 第三阶段：电子设计自动化（ EDA）时代。 20 世纪 90 年代以后芯片集成度的不断提高和可编程逻辑器件的广泛应用给 EDA 技术提出了更高的要求，也促进了 EDA 设计工具的普及和发展，出现了以高级语言描 述、系统级仿真和综合技术为特征的 EDA 技术。 第四阶段：现代 EDA 时代。 21 世纪以来， EDA 工具快速发展， 并已贯穿集成电路设计、制造、封测的全部环节。对于上亿乃至上百亿 个 晶体管规模的芯片设计， EDA 工具保证了各阶段、各层次设计过程的准确性，降低了设计成本、 缩短了设计周期、提高了设计效率，是集成电路产业产能 、 性能 进步 的源头， EDA 工具的发 展加速了集成电路产业的技术革新。同时伴随着智能手机、 4G/5G、物联网等技术的发展，射频 EDA 软件迎来了发展的黄金阶段。 图 7： EDA 发展的四个阶段 数据来源：前瞻产业研究院，东吴证券研究所 1.4. EDA 的未来：与先进技术结合 后摩尔时代技术演进驱动 EDA 技术应用延伸拓展 。 后摩尔时代的集成电路技术演进方向主要包括延续摩尔定律、扩展摩尔定律以及超越摩尔定律三类， 主要发展目标涵盖了建立在摩尔定律基础上的生产工艺特征尺寸的进一步微缩、以增加系统集成的多重功能为目标的芯片功能多样化发展，以及通过三维封装、系统级封装等方式实现器件功能的融合和产品的多样化。 其中，面向延续摩尔定律方向，单芯片的集成规模呈现爆发性增长，为 EDA 工具的设计效率提出了更高的要求。面向扩展摩尔定律方向，伴随逻辑、模拟、存储等功能被叠加到同一芯片， EDA 工具需具备对复杂功能设计的更强支撑能力。面向超越摩尔定律方向，新工艺、新材料、新器件等的应用要求 EDA 工具的发展在仿真、验证等关键环节实现方法学的创新。 13 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图 8： 后摩尔时代集成电路技术演进路程 数据来源： 赛迪 智库 ， 华大九天招股说明书， 东吴证券研究所 后摩尔时代系统设计是 EDA 技术变化方向 。在原有摩尔定律定义下，芯片性能提升主要来自工艺和架构，但工艺制程提升接近极限，摩尔定律显著放缓。在此背景下，汽车、人工智能等领域的大型公司都开始定制自己的片上新系统，将其认定为自己差异化竞争的关键因素。因此，对于 EDA 厂商来说，把定位从芯片设计转换到基于软硬件协同的系统级设计是未来重要发展方向。 AI 和云技术促使 EDA 更加智能化和自动化。 AI 智能化的目标是从现有的 EDA 使用过程中大幅减少芯片架构探索、设计、布局布线等重复性、低创造性工作的人力占比 ，利用 AI 算法进行自动架构探索、设计生成和物理设 计。随着芯片设计复杂度的提升，数据量和计算量直线上升，云技术的使用使得 EDA 软件能够具有弹性计算、安全储存、快速更新等功能 ，从而满足大数据量和计算量下的更高使用要求 。 平台化和服务化。 现有 EDA 是“工具和 IP 集合包”，未来有望发展为 EDA 平台，EDA 平台化将更加方便设计、制造、测试、封装上下游产业链相互沟通，共享资源。同时 EDA 平台有望链接不同的设计、制造等厂商的横向链接，促进生态建设。虽然智能化不断提升，但仍需要人工支持提供服务 ， 服务平台的构建可以提供专业的咨询和设计服务以及相关定制服务 ，从而满足个性化的 需求 。 2. 全球 EDA 市场 寡头垄断 ， 国产 EDA 市场 快速增长 2.1. 全球 EDA 市场平稳发展，三大巨头 垄断 2020 年全球 EDA 市场规模 为 115 亿美元，已经进入平稳发展期。 根据 ESD Alliance数据， 2020 年全球 EDA 市场规模为 115 亿美元， 2010-2020 年 10 年复合增速为 8%。根据 Verified Market Research 数据， 2028 年 全球 EDA 市场规模 有望达到 215.6 亿美元，2020-2028 年 8 年复合增速为 8.21%。 总体来看， 全球 EDA 市场 增速 已经 较为平稳 。 14 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图 9：全球 EDA 市场规模 2020 年 为 115 亿美元 数据来源： ESD Alliance， Verified Market Research， 东吴证券研究所 数字 IC 为 EDA 市场主要构成部分。 从下游芯片市场情况来看，数字芯片占据大部分市场份额，根据 WSTS 数据， 2020 年数字芯片市场规模达到 3055.68 亿美元，占整体集成电路 市场的 84.59%。受下游需求的影响，数字 IC 构成了 EDA 市场的主要部分，根据 ESD Alliance 数据， 2019 年数字全流程 EDA 业务规模达到 36.04 亿美元，占总体市场的 52.8%。 图 10： 2014-2020 年 全球 芯片 市场规模（百亿美元） 数据来源：世界半导体贸易统计组织（ WSTS），东吴证券研究所 表 2： 2019 年 全球 EDA 市场情况 类型 产品 市场规模 （亿美元） 市场占比 数字全流程 单元库 /IP 特征化提取工具 70.3 1.0% 高层次设计 /综合 267.5 3.9% 逻辑仿真工具 1203.3 17.6% 逻辑分析调试工具 92.3 1.4% 形式验证工具 100.4 1.5% 代码规则检查工具 102.3 1.5% 4 .4 4 4 . 5 2 4 .7 8 5 . 3 1 5 . 8 8 5 . 3 9 5 . 5 7 2 3 . 2 9 2 2 . 9 3 2 2 .8 9 2 9 . 0 1 3 3 . 4 5 2 7 . 9 4 3 0 . 5 6 0510152025303540452 0 1 4 2 0 1 5 2 0 1 6 2 0 1 7 2 0 1 8 2 0 1 9 2 0 2 0数字芯片 模拟芯片 15 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 逻辑综合工具 317.3 4.6% 可测性设计工具 147.4 2.2% 布局布线工具 736.7 10.8% 时序分析优化工具 122.8 1.8% 功耗分析优化工具 221.1 3.2% 信号完整性 /功耗完整性 163.9 2.4% 版图规则检查工具 58.4 0.9% 数字电路电源可靠性分析工具 小计 3603.7 52.8% 模拟全流程 PDK 开发工具 36.0 0.5% 模型提取工具 电路图输入工具 87.6 1.3% SPICE 仿真工具 255.1 3.7% 快速仿真工具 射频仿真工具 117.7 1.7% 版图输入工具 248.9 3.6% 寄生参数提取工具 140.3 2.1% 版图规则检查工具 391.8 5.7% 模拟电路电源可靠性分析工具 小计 1277.4 18.7% 晶圆制造 可制造性工具（ OPC 等） 310.2 4.6% 工艺制造过程仿真 TCAD 127.1 1.9% 良率分析与优化及其他 109.8 1.6% 小计 547.1 8.0% 封装测试（ PCB/MCM） 1004.2 14.7% 支持与服务 391.9 5.7% 合计 6824.3 100% 数据来源： SEMI ESDA 2019 Report，东吴证券研究所 全球 EDA 企业按照业务水平可以 大致 分为三个梯队。 第一梯队由 Synopsys、Cadence、 Siemens EDA 三家 国际知名 EDA 企业组成。该类企业业务遍布全球，科研实力雄厚，有全流程 EDA 产品，在部分领域处于领先地位 ， 2020 年收入规模达到 10-40亿美元 。 第二梯队以 ANSYS、 Silvaco、 Aldec Inc.、华大九天等为代表，该类企业拥有特定领域全流程 EDA 产品 ，在局部领域技术较为领先 ， 2020 年 收入规模 处于 0.5-5 亿美元 区间 。 第三梯队以 Altium、 Concept Engineering、概 伦 电子、 广立微、思尔芯、DownStream Technologies 等为代表，该类企业在 EDA 上的布局主要以点工具为主，缺少 EDA 特定领域全流程产品 ， 2020 年 收入规模低于 0.5 亿美元 。 16 / 51 东吴证券研究所 请务必阅读正文之后的免责声明部分 Table_Yemei 行业深度报告 图 11： 全球 EDA 行业竞争梯队 数据来源：前瞻产业研究院，东吴证券研究所 三大巨头垄断全球 EDA 市场。 根据 ESD Alliance 和 前瞻产业研究院 数据 ，新思科技（ Synopsys）、楷登电子（ Cadence）与西门子 EDA（ 2016 年收购的 Mentor Graphics）三大寡头 2020 年全球 EDA 市场 营收 份额占比约为 70%。 三大巨头是全球仅有的拥有设计全流程 EDA 工具解决方案的企业 ，其他企业缺少布局设计全流程工具技术的实力。 其中， Synopsys(新思科技，美国 )一直致力于复杂芯片系统 (SoCs)的开发。 Synopsys的逻辑综合工具 DC(design compiler)和时序分析工具 PT(Prime Time)在全球 EDA市场 认可度较高 。 C