国产 EDA 披荆斩棘， 乘风 崛起 Table_Industry 工业互联 网 掘金 系列（ 二 ） Table_ReportDate 2021 年 05 月 31 日 蒋颖 通信行业首席分析师 S1500521010002 15510689144 请阅读最后一页免责声明及信息披露 http： / 2 证券研究报告 行业研究 Table_ReportType 行业深度研究 Table_StockAndRank 通信 投资评级 看好 上次评级 看好 Table_Author 蒋 颖 通信行业首席分析师 执业编号： S1500521010002 联系电话： +86 15510689144 邮 箱： 信达证券股份有限公司 CINDA SECURITIES CO.,LTD 北京市西城区闹市口大街 9号院 1号楼 邮编： 100031 Table_Title 国产 EDA 披荆斩棘，乘风崛起 Table_ReportDate 2021 年 09 月 05 日 Table_Summary Table_Summary EDA 行业是典型的技术密集型高精尖产业，是集成电路产业中不可或 缺的核心环节，有很高进入门槛。 EDA 是一种应用于电子设计领域的 具备设计 /测试等核心功能的专业软件，是集成电路产业链中不可替代 的第一环，能以百倍于自身的价值量撬动集成电路产业。 EDA 行业是 技术密集型轻资本行业，具备强劲的议价能力与抗风险能力，高素质人 才与持续性研发投入是建立 EDA 企业护城河的重要因素，同时良好的 集成电路生态也有助于推动 EDA 企业发展。 全球 EDA 行业格局出现松动迹象，工艺迭代速度放缓、科技进步等因 素缩短了 EDA第一梯队企业与二三梯队企业间的差距，为非头部 EDA 企业的崛起带来机遇。 过去全球 EDA 行业竞争格局比较固化， Synopsys/Candence/SimensEDA 三巨头垄断了近八成市场份额。但 是伴随着后摩尔时代的到来，工艺迭代速度逐步放缓，未来 EDA 巨头 很难像 以往一样享受工艺快速迭代所带来的巨大红利，另一方面，传统 EDA 架构难以适应新的应用场景， EDA 需要向云化平台、异构 /敏捷化 设计、智能化等多个新 方向发展。传统 EDA 市场格局在多因素下或将 松动，为非头部 EDA 企业的迅速赶超提供良机。 EDA 行业议价能力强，未来的价值量将会进一步提升，市场可扩展空 间大。 EDA 行业作为不可替代的高科技行业，能够显著地为下游企业 节省可观的成本，拥有强议价能力与强抗风险能力。在后摩尔定律时 代，集成电路的发展将会更依赖于设计与测试， EDA 工具的可靠性、 技术难度与准入门槛将会进一步提高， EDA 工具的价值量也势必随之 显著增厚，受益于自身价值量增厚与集成电路产业发展， EDA 行业或 将迎来 “戴维斯双击 ”。 国产 EDA 的发展具有必要性和迫切性，多因素共推行业发展，国产 EDA 产业爆发在即。 EDA 是当前制约我国集成电路行业发展的短板， 在国际形势动荡的大背景下，我国想要发展高端制造业与数字经济产 业，就必须发展自主可控的 EDA 工具。目前，国家政策加大了对 EDA 行业的扶持力度，国内集成电路生态日益完善， EDA 人才培养模式逐 步健全，国内领先的人工智能与云计算领域为未来 EDA 的发展打下良 好基础。在多利好因素的共同 推动之下，国内集成电路产业已经形成良 性循环，国内 EDA 有望迎来爆发式增长 。 建议关注 EDA拟上市公司 ： 华大九天 （ 深耕 EDA 行业多年，模拟 EDA 设计国内龙头企业 ）、 概伦电子 （ 存储芯片 EDA 设计龙头企业，拥有 多款核心的模拟 EDA 点工具 ）、 广立微 （ 拥有领先的集成电路 EDA 软 件与晶圆级电性测试设备 ） 、 思尔芯 （ 聚焦数字芯片前端验证环节 ） 等 。 风险因素： 技术创新不及预期 ； 核心人才流失 ； 中美贸易摩擦加剧 ； 产 业政策变化 。 请阅读最后一页免责声明及信息披露 http： / 3 目 录 一、 EDA：集成电路专用设计软件，为不可或缺核心环节 . 6 1、 EDA 的重要性： 集成电路产业中不可替代首环 . 6 2、 EDA 发展历程：由通用型设计软件向专业性设计软件 演变 . 8 3、 EDA 设计流程：从描述层级理解 EDA 软件 . 9 二、多因素重塑 EDA 行业底层逻辑，传统 EDA 行业格局或将生变 . 13 1、传统 EDA 行业呈寡头垄断格局，行业壁垒高筑 . 13 2、 EDA 的行业新动向或将打破原来巨头垄断的固有格局 . 16 3、后摩尔时代将重塑 EDA 价值量 . 19 三、多重利好助推行业崛起，国产化 EDA 爆发正当时 . 22 1、国产替代需求：我国迫切需要发展国产 EDA 工具 . 22 2、政策端支持：国家政策大力支持，本土 EDA 迎发展黄金期 . 23 3、国内 EDA 企业迅速追赶，核心技术持续突破 . 24 四、国内 EDA 企业：加速追赶，初具核心竞争力 . 27 1、华大九天：具备模拟电路设计全流程 EDA 工具 . 27 2、概伦电子：存储芯片 EDA 设计方面优势显著 . 31 3、广立微：拥有领先的集成电路 EDA 软件与晶圆级电性测试设备 . 34 4、思尔芯：聚焦数字芯片前端验证环节 . 37 5、芯华章：积极突破数字电路设计 EDA 工具 . 40 投资建议 . 43 风险因素 . 44 表 目 录 表 1：集成电路设计抽象描述 . 11 表 2：集成电路设计流程 . 12 表 3： EDA 行业发展机遇 . 16 表 4：谷歌强化学习模型进行芯片的 floorplan 训练结果 . 18 表 5：国内 EDA 公司与世界巨头的差距 . 23 表 6： EDA 行业引导政策 . 23 表 7：国家使用经济手段推动 EDA 行业发展 . 24 表 8：部分本土 EDA 公司与高校协同培养人才的例子 . 25 表 9：部分国内 EDA 公司技术 . 26 表 10：概伦电子管理层专业素质过硬 . 33 表 11： Smtcell 主要特点和优点 . 35 表 12：国微思尔芯发展历程 . 37 表 13：国微思尔芯逻辑模块、逻辑系统与逻辑矩阵产品线 . 39 表 14：芯华章产品与解决方案 . 41 表 15：传统仿真技术和芯华章全新仿真技术对比 . 42 表 16：芯华章验证策略内容 . 42 表 17：芯华章基于云平台的 EDA2.0 设计 . 42 图 目 录 图 1：集成电路行业产业链 . 6 图 2：全球集成电路市场规模（亿美元） . 7 图 3：全球 EDA 市 场规模（亿美元） . 7 图 4：国内集成电路市场规模（亿元） . 7 图 5：国内 EDA 市场规模（亿元） . 7 图 6：电路设计工具发展历程 . 8 图 7：芯片描述抽象层级的提升 . 9 图 8：数字集成电路设计架构 . 10 图 9：数字集成 电路设计描述层级 . 11 请阅读最后一页免责声明及信息披露 http： / 4 图 10： 2018-2020 年全球 EDA 工具市场竞争格局 . 13 图 11： 2018-2020 年国内 EDA 工具市场竞争格局 . 13 图 12：全球 EDA 巨头竞争格局 . 14 图 13： Synopsys 研发费用及研发费用率 . 15 图 14： Cadence 研发费用及研发费用率 . 15 图 15： Synopsys 的营收增速与人才相关 . 15 图 16： Cadence 的营收增速与人才相关 . 15 图 17：目前 EDA 行业面临的挑战 . 16 图 18： EDA 前端的变化方向 . 17 图 19： EDA 的自动化与智能化趋势 . 18 图 20： EDA 的云化趋势 . 19 图 21：集成电路设计在后摩尔时代的价值量进一步增厚 . 20 图 22：芯片设计规模与设计成本的快速上升 . 20 图 23：设计方法学创新辅助平抑芯片设计成本 . 21 图 24： EDA 的云化趋势 . 22 图 25：本土 EDA 企业人才数量快速增长 . 26 图 26：部分本土 EDA 员工人数与人均创收 . 26 图 27：国产 EDA 在设计流程上的分布 . 27 图 28：华大九天发展历程 . 28 图 29：华大九天营收及增速 . 28 图 30：华大九天归母净利润及增速 . 28 图 31：华大九天毛利率 . 29 图 32：华大九天费用率 . 29 图 33：模拟电路设 计全流程 EDA 工具系统 . 29 图 34：华大九天数字 EDA 工具 . 30 图 35：华大九天平板显示电力设计全流程 EDA 工具 . 30 图 36：华大九天晶圆制造 EDA 工具 . 30 图 37：概伦电子发展历程 . 31 图 38：概伦电子营收及归母净利润 . 31 图 39：概伦电子毛利率 . 31 图 40：概伦电子制造类 EDA 主要产品及服务 . 32 图 41：概伦电子设计类 EDA 主要产品及服务 . 33 图 42：广立微公司发展历程 . 34 图 43：广立微营收及增速 . 34 图 44：广立微归母净利润及增速 . 34 图 45：广立微毛利率 . 35 图 46：广立微费用率 . 35 图 47： WAT Tester 用途展示 . 36 图 48： ATComplier 的 GUI . 36 图 49： 2018-2020 年公司分产品毛利率 . 37 图 50：思尔芯营收及增速 . 38 图 51：思尔芯归母净利润及增速 . 38 图 52：思尔芯毛利率 . 38 图 53：思尔芯费用率 . 38 图 54：国微思尔芯原型验证产品矩阵 . 38 图 55：国微思尔芯原型验证产品矩阵 . 39 请阅读最后一页免责声明及信息披露 http： / 5 图 56：国微思尔芯验证云服务模式 . 40 图 57：芯华章发展历程 . 41 请阅读最后一页免责声明及信息披露 http： / 6 一、 EDA：集成电路 专用设计软件 ，为不可或缺核心环节 1、 EDA 的重要性： 集成电路产业中不可 替代首环 EDA 是一种设计软件，主要应用于电子设计领域，具备设计、布线、仿真和验证等功能。 简单地理解， EDA （ Electronic Design Automation）就是专门用来设计芯片的软件，又因为芯片在实际生产环节的试错成本过高， 所以要求 EDA 也具备强悍、专业的仿真和验证能力，从而提高芯片流片甚至生产环节的成功率。 EDA 广泛应用 于芯片的设计、制造、封测、封装等多个环节，承担着电路设计、电路验证和性能分析等多项芯片开发过程中的 核心工作；同时， EDA 软件的功能复杂程度，也决定了 EDA 是一种综合了多学科知识的高精尖软 件，需要融合 图形学、计算数学、微电子学，拓扑逻辑学、材料学及人工智能等多领域技术，具备很高的进入壁垒。 设计是芯片产业的第一环，缺少 EDA 就难以进行芯片的设计、研发和生产。 从集成电路产业链上来看， EDA 属 于集成电路产业链上游： 芯片设计厂商需要向上游采购 EDA 软件产品，用于芯片的设计和仿真 /测试环节，而部 门芯片制造厂商和封测厂商也有采购 EDA 软件的需求，主要用于相应部分的测试和仿真。 从芯片生产环节上来 看， EDA 是芯片生产的第一环： 在芯片实际生产过程中，首先需要通过 EDA 软件做芯片设计和仿真测试，之后 才能进行流 片和投产， EDA 软件是芯片产业中不可以跳过的第一环，只有当 EDA 完成芯片设计和仿真测试之 后，后续环节才能 依次开展。 从技术难度上来看， EDA 的门槛高、难度大，不存在替代品： 现代化芯片产业是纳 米量级的设计和制造，早已不能由几个世纪之前手绘的方式来完成芯片设计，而 CAD/CAE 等通用性的设计软件 也不能满足芯片产业的专业性要求，缺少了 EDA 软件的话整个芯片产业都将难以为继。 EDA 在芯片产业中 位置 举足轻重 ，没有 EDA 就没有现代芯片产业可言，与此同时，一款优秀的 EDA 软件能在大幅提升芯片研发效率的 同时降低芯片制造和封测 成本，能够显著推动芯片行业的发展。 图 1： 集成电路行业产业链 资料来源： 华大九天， 概伦电子， 信达证券研发中心 整理 请阅读最后一页免责声明及信息披露 http： / 7 EDA 作为集成电路领域的上游基础工具，贯穿于集 成电路设计、制造、封测等环节，是集成电路产业的战略基 础支柱之一 ， 全球 EDA 市场规模超 70 亿美元， 撬动规模超 3600 亿的集成电路市场，产生的间接效益巨大。 全 球 EDA 市场规模稳步增长，据赛迪智库数据， 2018-2020 年全球 EDA 市场规模由 62.2 亿美元增长至 72.3 亿 美元，年复合增长率达到 7.81%。 EDA 作为集成电路产业的第一环，所产生的间接效益远超现有的自身市场规 模，从市场规模数据来看， EDA 产业能撬动 60-70 倍的集成电路行业产值，支撑了超 3600 亿美元的集成电路市 场，并间接支撑了数十万亿的数字经济。 EDA 处于自身产业中倒金字塔尖的位置， EDA 出现问题将会引起巨 大 的间接经济损失。 图 2： 全球集成电路市场规模（亿美元） 图 3： 全球 EDA 市场规模（亿美元） 资料来源： WSTS， 华大九天招股书， 信达证券研发中心 资料来源：赛迪智库， 华大九天招股书， 信达证券研发中心 我国 EDA 市场发展速度远超全球水平，所起到对杠杆效应更大，未来国内 EDA 产业有望加速发展。 2018-2020 年，国内 EDA 行业年均增速达 21.42%，远超全球 EDA 行业平均增速；另一方面，国内 EDA 行业相较于集成 电路市场规模所产生的杠杆效应达到 130-150 倍，也远超全球 60-70 倍杠杆效应的平均水平。 在国内 EDA 行业 高增速和高杠杆效应的 “双高 ”背后 ， 反映出 EDA 依旧是国内集成电路行业的短板 ， 大力发展 EDA 行业 、 追赶世 界平均水准是国内集成电路行业健康发展的必经之路；同时，我们也认为受益于发展 EDA 行业的必要 性和紧迫 性，未来 EDA 行业将维持高景气度，发展势头不减。 图 4： 国内集成电路市场规模（亿元） 图 5： 国内 EDA 市场规模（亿元） 资料来源：中国半导体行业协会，信达证券研发中心 资料来源：赛迪智库，信达证券研发中心 0 500 1000 1500 2000 2500 3000 3500 4000 4500 2014 2015 2016 2017 2018 2019 2020 0 10 20 30 40 50 60 70 0 10 20 30 40 50 60 70 80 2018 2019 2020 市场规模 (亿美元 )-左 集成电路 /EDA市场规模倍数 -右 0 1000 2000 3000 4000 5000 6000 7000 8000 9000 10000 2014 2015 2016 2017 2018 2019 2020 126 128 130 132 134 136 138 140 142 144 146 148 0 10 20 30 40 50 60 70 2018 2019 2020 市场规模 (亿元 )-左 集成电路 /EDA市场规模倍数 -右 请阅读最后一页免责声明及信息披露 http： / 8 2、 EDA 发展历程： 由通用型设计软件向专业性设计软件 演变 EDA 工具伴随着集成电路的发展而进步，纵观集成电路设计工具的发展史，一直在向功能丰富化、设计集成化 和操作简单化的方向发展 。 电路设计工具从设计的维度上经历了 “手工设计 -计算机设计 -自动化专业性计算机 设计 ”的发展历程 ， 从验证的维度上经历了 “实物验证 -计算机仿真 ”的发展历程 ， 从语言的维度上经历了 “实物设 计 -原理图 -逻辑语言 ”的发展历程 。 总而言之 ， 电路设计工具大致能够划分为 CAD 辅助设计 、 CAD/CAE 辅助 设计、 EDA 辅助设计三个阶段 。 图 6： 电路设计工具发展历程 资料来源：信达证券研发中心 1） CAD 阶段： 最初，工程师采用手工的方式进行电子系统硬件设计，即把中小规模的标准集成电路焊接在电路 板上，做成初级电子系统，并在 PCB 上对电子系统进行调试。 20 世纪 70 年代左右，一方面由于计算机技术的 进步，另一方面由于传统手工布图的精度无法满足产品复杂性要求，工程师转而借助 CAD 工具进行电子系统硬 件设计； CAD 的出现为电子系统设计节省了大量的重复性劳动，大大提升了电子系统硬件设计的效率与精度， 其中最具代表性的产品是美国 ACCEL 公司开发的 Tango 布线工具。 2） CAE 阶段： 继 CAD 工具被应用于电子系统设计之后， 20 世纪 80 年代， CAE 工具也被应用于电子系统设计 中，主要解决的是模拟 /仿真问题。 CAD 工具的出现解决了设计工作中的绘图问题，但是电子系统的仿真和验证 问题依旧存在，最初的实物验证方式试错成本太高，使设计师在进行设计工作时变得格外谨慎，也变相降低了电 子系统设计工作的效率。 CAE 工具出现的核心意义在于解决了电子系统设计中的仿真和验证问题，实现了计算 机能够进行电子系统设计的仿真过程，使设计师能够在计算机上近乎零试错成本地无限进行电子系统验证工作； 另一方面， CAE 也提供了定时分析 、自动布局布线等功能，进一步提升了电子系统设计工作的效率，能够进行 设计描述、综合与优化和设计结果验证等工作，为高级设计人员的创造性劳动提供了方便。 3） EDA 阶段： EDA 工具的意义可以从两个角度来理解，一个是工具的进步，另一个是设计语言的进步。 从工具 角度来看，伴随着微电子技术的快速发展，硬件设计需求从单一电子产品开发转向了以集成电路为代表的的系统 级电子产品开发，传统的 CAD/CAE 工具难以满足集成电路中复杂而专业性的新需求；而 EDA 作为针对集成电 路设计的专业性软件，拥有系统设计、系统仿真、测试验证、系统划分 与指标分配、系统决策与文件生成等一整 套的电子系统设计自动化工具，能够满足中大型集成电路设计的需求，所以 EDA 工具逐步替代了传统的 CAD/CAE 设计工 具，成为专业的集成电路设计工具。 从 芯片描述层级的角度来看， EDA 设计语言在电子设计中也具备里程碑式的意义， EDA 设计语言的出现使大规 请阅读最后一页免责声明及信息披露 http： / 9 模集成电路设计成为现实： 在传统的 CAD/CAE 工具阶段，具体化的元件图形语言一直是困扰设计师的难题之 一，而 EDA 软件通过行为级描述（关于 EDA 语言的问题，将会在下一小节中详述）的方式完美解决了这个难 题，对上增加了程序的可读性和可便携性，对下能够更好地与硬件进行适配， 更进一步地提升了设计效率 。 图 7： 芯片描述抽象层级的提升 资料来源： 芯华章 ， 信达证券研发中心 3、 EDA 设计流程 ： 从 描述层级 理解 EDA 软件 集成电路 设计 是一个从需求出发，最终形成物理版图的过程，验证与仿真工作穿插于各环节中。 以 数字集成电路 设计为例，在设计师拿到具体需求之后，首先根据具体需求定义相关的功能模块与规格，从架构层面上设计能满 足特定需求的功能，之后实现相应的设计；其次进行逻辑综合， 这一阶段主要是将更高层级的描述转化为门级网 表，之后再进行 DFT 测试并进行物理层面的设计，在工艺、功耗等环节签核完毕之后， EDA 的设计工作基本已 经完成，可以进入具体的封装与测试阶段。 请阅读最后一页免责声明及信息披露 http： / 10 图 8： 数字 集成 电路设计 架构 资料来源： 芯华章， 信达证券研发中心 整理 从描述层级角度来看， EDA 将芯片设计工作自上而下地抽象为设计思路、行为级描述、 RTL 描述、门级网表和 物理版图五个层级。 在具体的集成电路设计工作中，设计师首先发现需求、形成设计思路，并出具需求说明书和 设计方案；第二，工程师根据需求说明和设计方案，对芯片设计工作进行行为级别的描述，并编写相应的程序； 第三， EDA 根据行为级描述，进行寄存器级别的描述；第四， EDA 进一步进行门级别的描述，并生成相应的门 级网表；最后， EDA 生成物理版图，对集成电路的物理情况给出直观、详细的描述。 下面，我们分别对行为级描述、 RTL 描述和门级网表给出更详细的解释 。 首先 解释一下行为级描述与 RTL 描述 的区别： 行为级描述可以理解为面向用户的描述方式， RTL 描述可以理解为面向硬件的描述方式。 实际上， 在 EDA 初期阶段，是没有“行为级描述”和“ RTL 描述”这类划分的，彼时的设计师会直接进行 电子系统硬件设 计 ；但是，这种设计方式有一个 明显 缺陷，那就是元器件的形状 和特征 各异 ，设计师在进行电子系统硬件设计的 时候就不得不考虑各种非常复杂的实际情况，使设计工作变得异常繁琐。于是，设计师开始尝试将设计逻辑与物 理情况分离开，能够在不考虑实际情况的基础上对设计逻辑进行抽象的描述，所以才有了“行为级描述”和“ RTL 描述”的划分 “行为级描述”是设计师层面的描述，设计师编写好相应的设计程序（一般是 文本语言 或 状态 图 语言）；“ RTL 描述”是“行为级描述”的下一个层级，负责在寄存器级别描述电路的数据流方式 。另外 ，门 级网表是 RTL 描述的下一个阶段， 主要负责将 RTL 描述中寄存器级别的描述，进一步翻译 成门（或者与门同一 级别的元件）级别的描述，从而进一步精准、具体地在物理层面上落实设计师所编写的设计程序。 请阅读最后一页免责声明及信息披露 http： / 11 图 9： 数字 集成 电路设计描述层级 资料来源：信达证券研发中心 整理 进一步，更一般地对 抽象层级描述，对集成电路设计的描述可以从行为、结构和物理三个维度展开。 无论 是数字 芯片设计还是模拟芯片设计 ，集成电路设计都可以自上而下地划分为“系统层”、“算法层”、“ RTL 层”、“物 理逻辑层”和“电路层”。 在行为描述中， 系统设计过程可以描述成首先进行产品性能和行为的设计，其次编写 面向用户的基于逻辑语言的程序，其次将面向用户的程序翻译为面向寄存器的程序，最后进一步转换成布尔方程 组和电脑微分方程； 在结构描述中， 集成电路设计工作从 CPU、存储器 的整体出发，一步步具象成硬件模块、 寄存器 /控制器等部件、逻辑口，最后具体到每一个电容 /电阻 /晶体管的设计； 在物理描述中， 设计师首先给出芯 片的整体设计方案，然后在算法层面定义模块之间的连接关系，再进一步定义宏单元和门级单元图，最终形成对 应的物理版图。 表 1： 集成电路 设计 抽象描述 行为描述 结构描述 物理描述 系统层 行为、性能、输入输出映射 CPU、存储器、子系统连接关系 芯片、电路板 算法 层 计算机语言 硬件模块 模块间连接关系 RTL 层 HDL（ verilog/VHDL） ALU、 MUX、寄存器、 BUS、memory、控制器 宏单元 物理 逻辑层 布尔方程组 逻辑口、触发器 门级单元图 电路层 电脑微分方程 晶体管、电阻、电容 版图 资料来源 ： 数字集成电路系统与设计 ，信达证券研发中心 除了从描述层级 的角度上对 EDA 设计进行理解之外，也可以从工作内容的角度上对 EDA 设计流程进行划分 。 从 设计流程 的角度来看，集成电路设计工作主要分为前端和后端两大部分，仿真验证的过程穿插于前端和后端 之中。 总体来看， 前端设计更偏向于逻辑，需要 通过逻辑库的支持，基于速度、功耗等指标， 给出设计的规格、 HDL 代码 及 DFT 实现等步骤；而后端设计更偏向于 行业经验与 物理层，通过物理库的支持，主要实现一系列的 请阅读最后一页免责声明及信息披露 http： / 12 布局布线工作，并完成多个环节的验证和仿真工作。 前端设计和验证实现了电路设计的实体化： 在数字电路中，前端设计使用基于 RTL 语言描述的程序将设计思路 转换为相应的标准单元库网表；在模拟电路中，前端设计将设计思路落实成电路图设计。 后端设计和验证过程主 要是将设计进一步落实成版图： 在数字电路中， EDA 进一步将标准单元库网表进行布局布线；而在模拟电路中， 工程师通常会手动将电路图转化为版图。 表 2： 集成电路设计 流程 作用 主流工具 前端设计和 验证 电路设计实体化； 数字电路：使用 RTL 语言描述的逻辑设计综合成为相应的标准单元库网表； 模拟电路：电路图设计。 Synopsys： VCS， Verdi； Cadence： Jasper， Virtuoso 后端 设计和 验证 前端设计完成后，进一步将设计转化（综合）成版图（ GDS）； 数字电路：使用 RTL 语言描述的逻辑设计综合成为相应的标准单元库网表， 进一步把该网去做布局布线形成 GDS：这两步非常关键，往往是数字集成电 路 EDA 的核心竞争力； 模拟电路：设计规模小而且自由度高，通常由工程师手动完成电路图转化到版 图的过程； Synopsys： Design Compiler， IC Compiler； Cadence： Innovus； Mentor Graphics： Calibre 资料来源 ： 信达证券研发中心 请阅读最后一页免责声明及信息披露 http： / 13 二、 多因素重塑 EDA 行业底层逻辑 ，传统 EDA 行业格局或将生变 1、 传统 EDA 行业 呈寡头垄断格局 ，行业壁垒高筑 全球 EDA市场份额集中， Synopsys/Cadence/Simens EDA 三巨头占据近八成市场份额 。 目前，全球 EDA 市 场被 Synopsys、 Cadence 和 Simens EDA 所主导，其中 Synopsys 和 Cadence 是美国企业， Simens EDA 原 名 Mentor Graphic，于 2016 年被西门子（德国企业）所收购。据赛迪智库统计数据显示， 2018-2020 年间， Synopsys/Cadence/Simens EDA 三巨头占据全球 EDA 市场份额分别为 77.1%/77.4%/77.7%，垄断地位稳固； 另外， Ansys 也占据一定比例的市场份额，隶属 EDA 市场中的第二梯队。 我国 EDA 市场目前仍以外资品牌为主，与全球 EDA 市场格局相似，为 Synopsys/Cadence/Simens EDA 所 垄断 ，但是近年来所占市场份额呈现小幅下滑。 我国的 EDA 行业起步晚，并经历了从二十世纪末到二十一世纪 初近 15 年的缓慢发展阶段，与全球 EDA 巨头之间存在显著的差距。目前我国 EDA 市场仍然以外资品牌为主， 与全球市场相似，基本被 Synopsys/Cadence/Simens EDA 三家外资巨头 所垄断 。但是，伴随着近年来国家层面 对 EDA 重视度的提升，国内 EDA 厂商奋起直追，并初步取得了一定的成绩。据赛迪智库统计数据显示， Synopsys/Cadence/Simens EDA 三家外资巨头 2018-2020 年在我国的合计市场 份额为 79.7%/79%/76.4%，呈 现小幅下滑的态势，国产 EDA 有望崛起。 图 10： 2018-2020 年全球 EDA 工具市场竞争格局 图 11： 2018-2020 年 国内 EDA 工具市场竞争格局 资料来源： 赛迪智库， 腾讯网， 信达证券研发中心 （注：图中自内向外分别是 2018/2019/2020 年的数据） 资料来源：赛迪智库， 腾讯网， 信达证券研发中心 （注：图中自内向外分别是 2018/2019/2020 年的数据） Synopsys/Cadence/Simens EDA 在电子设计领域实力强劲，各自依托自身优势展开差异化竞争。 Synopsys/ Cadence/Simens EDA 均具备覆盖电子设计全部流程的能力，而其他 EDA 公司尚未具备覆盖电子设计全流程 的能力，多在工具层面发力。另一方面， Synopsys/Cadence/Simens EDA 三家公司的偏重点也有所不同： Syn opsys 的逻辑综合工具 DC 和时序分析工具 PT 的性能优越，公司依托这两个拳头产品建立了具备强劲竞争优势 的芯片设计数字化流程， DC 和 PT 产品在相应市场上占据绝大部分份额； Cadence 的竞争优势集中在模拟电 路 、 数模混合、 版图设计等 方面， 其电子设计能力覆盖从半导体到电路板乃至整个系统系统； Simens EDA 的 核心优势是软硬件耦合，在 物理验证、 PCB 解决方案、布局布线工具、 DFT 等领域具备优势。 Synopsys Cadence Siemens EDA Ansys Keysight Eesof 其他 Synopsys Cadence Siemens EDA 其他 请阅读最后一页免责声明及信息披露 http： / 14 图 12： 全球 EDA 巨头竞争格局 资料来源：信达证券研发中心 EDA 是典型的高精尖行业， 准入门槛极高。 EDA 是一个准入门槛极高的领域， 虚拟仿真阶段的任何一个小错 误都可能造成流片失败，甚至可能导致芯片公司丧失核心竞争优势 。 EDA 的难点主要具体体现在三个方面 ： 一 是 需要将复杂的物理问题用数据模型高度精准化地描述， 在虚拟软件中重现芯片制造过程中的各种物理效应和 问题； 二是 在确保逻辑功能正确的前提下，利用数学工具解决多目标多约束的最优化问题，求得特定半导体工艺 条件下，性能、功耗、面积、电气特性、成本等的最优解； 三是 验证模型一致性问题，确保芯片在多个设计环节 的迭代中逻辑功能一致。 高研发投入构建核心技术壁垒。 EDA 作为高精尖技术，离不开高额的研发投入 ，从全球 EDA 巨头的历史数据来 看，高研发投入是维持 EDA 厂商核心竞争力的重要因素之一。 Synopsys 和 Cadence 的研发投入逐年攀升，研 发费用率一直维持在 35%-40%的高水平上，其中在 FY20， Synopsys 和 Cadence 的研发投入分别是 12.79 亿 美元 /10.34 亿美元，当年研发费用率高达 34.71%/38.54%。 请阅读最后一页免责声明及信息披露 http： / 15 图 13： Synopsys 研发费用及研发费用率 图 14： Cadence 研发费用及研发费 用率 资料来源： wind，信达证券研发中心 资料来源： wind，信达证券研发中心 与下游代工厂高度绑定的生态优势是 EDA 巨头的核心竞争力之一。 全球 EDA 巨头每年高额的研发费用多用于 PDK（ Process Design Kit，工艺设计套件，包含了诸如晶体管、 MOS 管、电阻电容等基础器件或反向器、与 非门、或非门、锁存器、寄存器等逻辑单元的基本特征信息）的更新，而新工艺与验证文件频繁更新的背后，离 不开 EDA 厂商与 芯片设计厂、 芯片代工厂的深度绑定。芯片行业是一个技术密集、迭代速度快的行业，只有头 部 EDA 厂商具备开发最新的验证平台的能力，第二梯队 EDA 玩家与头部 EDA 玩家在领先技术方面之间一直存 在较长的时间 差；在这种情况下，顶尖芯片 设计厂 /代工厂只能选择头部 EDA 厂商进行合作，而顶尖芯片 设计厂 /代工厂又会将最先进的工艺节点上的需求与数据反馈给头部 EDA 厂商，头部 EDA 厂商据此进步一部完善 EDA 平台、扩充 IP 库，加固自身的核心竞争力。 人才是推动 EDA 行业进步和发展的核心因素。 EDA 行业是轻资产、重研发的科技密集型的行业，这就决定了人 才是 EDA 的第一推动力，必须经过高精尖人才的不断科研与创新，才能推动 EDA 行业的持续发展。因为 EDA 是一种跨学科的专业领域，所以 EDA 行业需要高素质的复合型人才，开发 EDA 软件的工程师不仅需要传统计 算机科学的基础知识，如算法、数据结构、编译原理等，更需要 EDA 领域的一些特定知识；而 EDA 工具的复杂 性和开发难度导致了其对人才质量的高要求，导致了 EDA 行业人才相较于其他行业显得培养周期十分漫长。 与 此同时，人才又跟 EDA 厂商的盈利能力呈现高度的相关性，从 2017-2020 年 Synopsys 和 Cadence 的历史数 据来看，伴随着公司人才入团队的扩张与职工薪酬的提升，公司业绩往往会呈现 出加速增长的态势， 印证了人才 作为 EDA 行业的第一生产力，对于推动行业发展有着至关重要的作用。 图 15： Synopsys 的营收增速与人才相关 图 16： Cadence 的营收增速与人才相关 资料来源： wind，信达证券研发中心 资料来源： wind，信达证券研发中心 0% 10% 20% 30% 40% 50% 0.00 2.00 4.00 6.00 8.00 10.00 12.00 14.00 FY16 FY17 FY18 FY19 FY20 研发费用 (亿美元 ) 研发费用率 0% 10% 20% 30% 40% 50% 0.00 2.00 4.00 6.00 8.00 10.00 12.00 FY16 FY17 FY18 FY19 FY20 研发费用 (亿美元 ) 研发费用率 0% 2% 4% 6% 8% 10% 12% 14% 16% 0 0.2 0.4 0.6 0.8 1 1.2 1.4 2017年 2018年 2019年 2020年 员工人数增加导致的研发费用较上一年增加（亿美元） 营业收入增长率 0% 5% 10% 15% 20% 0 20 40 60 80 100 120 2017年 2018年 2019年 2020年 研发费用中员工工资变动（百万美元） 营业收入增长率 请阅读最后一页免责声明及信息披露 http： / 16 2、 EDA 的 行业 新动向或将打破原来巨头垄断的固有格局 工艺迭代速度放缓削减了头部 EDA 厂商的核心优势， EDA 行业竞争格局开始松动。 在过去 20 年间， 工艺 渐进 式 迭代 方式 所带来的红利 逐步缩小 ： 2001 年芯片制程工艺尚停留在 130 纳米， 2004 年奔腾 4 突破了 90 纳米 工艺， 2012 年芯片制程工艺发展到 22 纳米， 英特尔，联电，联发科，格芯，台积电，三星等多家公司均具备了 22 纳米工艺的技术水准； 此后，芯片制程发展速度放缓，工艺难度增加， 2015 年芯片工艺制程进入 14 纳米， 联电遇到瓶颈， 2017 年芯片工艺制程进入 10 纳米，英特尔遇到瓶颈， 2018 年芯片制程进入 7 纳米，只有台积 电和三星具备了代工 7 纳米芯片的能力。 此外，传统的 EDA 行业还面临着全新的挑战： 例如 更多细分场景的出 现使 EDA 不能满足相应的 需求 ；验证工作进一步复杂，传统的单机算力承担验证工作的难度提升； IP 复用价值 被其余环节削弱，不能得到充分发挥 IP 价值； EDA 开放性不足，影响了 EDA 自动化与智能化发展等。 图 17： 目前 EDA 行业面临的挑战 资料来源： 芯华章 ， 信达证券研发中心 EDA 行业的新机遇 在较大程度上重塑了 EDA 行业核心竞争力，在新赛道上拉近了 EDA 头部玩家与其余玩家之 间的差距，原来的固化 EDA 格局出现松动迹象，行业洗牌或将为中小 EDA 厂商带来赶超机会。 我们认为，在 当前科技不断进步、新兴领域崛起的全球大背景下， EDA 行业即将面临全新的机遇与变化，并主要体现在以下 三 个方面： 1） 下游行业要求 EDA 前端进行全新变化，并具体提出了设计异构化、设计敏捷化、芯片与算法融合 等需求 ； 2） 人工智能技术蓬勃兴起， EDA 有望与人工智能技术充